AD9832芯片在10.24 MHz頻率變換器中的應用*

張曉華，王群穎，王衛國，李娟

(1.武警湖北總隊，武漢 430062；2.武漢船用電力推進裝置研究所，武漢 430064；3.武警后勤學院基礎部，天津 300361；4.中國人民武裝警察部隊警官學院，成都 610213)

0 引言

隨著數字電路的普及，鎖相環電路得到了大量的應用。由其鑒頻工作原理可知，其輸入參考源信號的準確度和穩定度直接影響鎖相環電路輸出信號的精度。

在MC145152鎖相環芯片[1]應用中，輸入參考源信號須通過內置R分頻器預分頻后才能作為鑒相參考頻率，R分頻器的分頻系數可選8，128，256，512，1 024，2 048，2 410，8 192其中之一。以常用10 MHz信號作為輸入參考源信號時，由于通過R分頻器后無法整除得到10的整數倍鑒相參考頻率，因而選取10 MHz信號并不適合。經過計算，當選擇2NMHz如2.048 MHz信號作為輸入參考源信號時，可以整除得到10的整數倍鑒相參考頻率。在本應用中選取10.24 MHz作為輸入參考源信號，R分頻器的分頻系數選1 024，鑒相參考信號為10 kHz。

MC145152鎖相環芯片得到10.24 MHz輸入參考源信號有兩種方式，方式一是將10.24 MHz晶體外接于芯片OSC1和OSC2管腳，通過其內部振蕩電路生成10.24 MHz信號，經1 024分頻后作為鎖相環鑒相參考頻率。但普通石英晶體振蕩器只能達到10-5的頻率穩定度，在采用優質石英晶體、恒溫控制等措施后，雖能達到10-11的頻率穩定度，但因為成本或功耗等原因導致很少使用。方式二是將10.24 MHz信號外接于芯片OSC1管腳作為輸入參考源信號，通過1 024預分頻后同樣能夠得到10 kHz鎖相環鑒相參考頻率。當10.24 MHz外接信號頻率穩定度達到10-11以上時，MC145152鎖相環控制的輸出頻率就可以達到10-11以上的頻率穩定度，使方式二應用于高精度時頻領域成為可能。

通過上述描述，應用的核心在于研制出頻率穩定度達到10-11以上的10.24 MHz參考源信號。經過研究發現，10.24 MHz信號并不常用，通常都是由高精度的10 MHz信號經過基于直接數字頻率合成技術(direct digital frequency synthesis，DDS)的頻率變換電路生成。

本文主要介紹一種利用DDS頻率變換電路產生10.24 MHz高精度信號的實現方法。該信號作為MC145152鎖相環參考源，使鎖定輸出信號具有較高的穩定度。

1 AD9852芯片實現10.24 MHz頻率變換

有文獻已針對高精度10 MHz信號經過頻率變換電路輸出高精度10.24 MHz信號作出介紹[2]，它通過FPGA(現場可編程門陣列)+DDS(直接數字頻率合成器，如AD9852)實現，在這一方案中，10.24 MHz信號是10 MHz信號經倍頻電路后通過DDS器件AD9852直接輸出得到。

DDS器件可以精確預置輸出頻率和相位，應用靈活且易于集成，但由于AD9852器件自身的技術要求所限，存在功耗高、雜散大、不利于電路小型化等缺點。最重要的是，根據Nyquist采樣定理，DDS的最高輸出頻率應小于二分之一fc(輸入時鐘)，實際應用中一般只能達到40%fc。也就是說，上述方案中為直接獲得10.24 MHz信號，10 MHz參考信號必須經過至少3倍頻后才能作為AD9852器件的輸入時鐘(要求fc≥30 MHz)，因此該方案中倍頻電路是必需的。從理論上講，倍頻器將信號頻率提高N倍，會讓相噪抬高20 log(10N) dB，類似的N分頻會讓相噪降低20 log(10N) dB。那么，經過計算由3倍頻電路所引入的附加相噪為9.5 dB，不容忽視。

2 AD9832芯片實現10.24 MHz頻率變換

經過分析不難發現，若以10 MHz作為參考源信號，要得到10.24 MHz信號既可以由10 MHz通過倍頻電路經DDS器件直接生成，也可以通過10 MHz信號和0.24 MHz信號混頻后獲取。其中0.24 MHz信號屬于低頻信號，10 MHz信號約為0.24 MHz信號的42倍頻，按照Nyquist采樣定理，10 MHz信號完全可以直接作為DDS器件的輸入時鐘fc，經過直接數字頻率合成后得到0.24 MHz信號。

按照上述思路，只需利用DDS器件生成0.24 MHz信號即可。由于設計需求簡化，選用AD9852/AD9854之類功能復雜的DDS器件并不適合。而另一款DDS器件AD9832，既能夠以10 MHz直接作為輸入時鐘，又具有功耗低、調試簡便等優點，且通過編程可精確預置輸出頻率和輸出相位，完全能夠滿足設計需求。以下將具體介紹AD9832器件在10.24 MHz頻率變換器中的應用。

2.1 AD9832芯片使用原理介紹

DDS由相位累加器、累加寄存器、波形存儲器和D/A轉換器構成，外部搭配低通濾波器。圖1為工作原理示意圖，它利用采樣定理，通過查表法產生波形。每接收一個時鐘脈沖fc，相位累加器將控制字k與累加寄存器輸出的累加相位數據相加，把相加后的結果送到累加寄存器的數據輸入端，以使相位累加器在下一個時鐘脈沖fc的作用下繼續與頻率控制字相加。如此，相位累加器在時鐘脈沖fc作用下，不斷對頻率控制字進行線性相位累加。相位累加器最終輸出的數據就是合成信號的相位，用該相位數據作為波形存儲器(ROM)的相位取樣地址。這樣就可把存儲在波形存儲器內的波形抽樣值(二進制編碼)經查找表查出，完成相位到幅值轉換。波形存儲器的數據輸出到D/A轉換器，D/A轉換器將數字量形式的波形幅值轉換成所要求合成頻率的模擬量信號，配合外部低通濾波器濾除生成的階梯形正弦波中的高頻成分，最終輸出頻譜純凈的正弦波信號fo。

圖1 DDS工作原理圖

AD9832芯片同樣由相位累加器、累加寄存器、波形存儲器和D/A轉換器構成，它具有一個10位數模轉換器，最高支持25 MHz輸入時鐘[3]，頻率控制字寄存器為32位。其輸出頻率Fout=Mclk×N/232。本文中MCLK為10 MHz參考時鐘，N為FOUT輸出0.24 MHz時，由MCU控制器寫入AD9832頻率控制字寄存器中的32位控制字。

將AD9832芯片合成的0.24 MHz與10 MHz信號混頻相加后即得到10.24 MHz信號。為了能夠滿足諧波、相位噪聲和穩定度等技術要求，還需增加濾波、匹配、功率放大、隔離輸出等電路。設計原理如圖2所示。

2.2 AD9832外圍硬件電路介紹

按圖2的設計原理，頻率變換器包含有MCU主控單元電路[4]、AD9832單元電路、混頻電路、兩級濾波電路、匹配、放大以及隔離輸出電路。受篇幅所限，本文僅給出AD9832單元電路、3階橢圓帶通0.24 MHz濾波電路以及混頻電路[5]的設計，其余部分從略。圖3所示為AD9832單元電路。MCLK即為輸入時鐘管腳，接10 MHz參考源信號。

AD9832輸出的0.24 MHz由于含有豐富諧波成分，正弦信號呈階梯波狀，必須經過帶通濾波器改善幅頻、相頻特性、濾除帶外雜散[2,6]后方可使用。橢圓函數濾波器由于其過渡帶很窄、下降迅速，相比其他函數濾波器性能更好[7]。結合設計需求，本文選擇3階橢圓帶通濾波器，通頻帶200 Hz，截止頻率為0.25 MHz，配合軟件仿真計算，實際電路如圖4所示。

圖3 AD9832單元電路、濾波電路及混頻電路圖

圖4 3階橢圓帶通濾波電路圖

圖5為3階橢圓帶通濾波電路前、后波形對比。可見，經過帶通濾波器后0.24 MHz信號質量得到明顯改善。

圖5 3階橢圓帶通濾波前、后波形對比圖

圖6所示為使用頻譜儀監測AD9832的14腳IOUT輸出0.24 MHz信號頻譜和經3階橢圓帶通濾波器后的0.24 MHz信號輸出頻譜。

可以看出，直接輸出的0.24 MHz信號中含有豐富的高次諧波梳狀譜分量，但經過3階橢圓帶通濾波器后，頻譜純度得到明顯改善，諧雜波得到明顯抑制。

圖6 AD9832輸出頻譜和濾波輸出頻譜

經3階橢圓帶通濾波后0.24 MHz信號與10 MHz信號的混頻是通過54HC86異或門(等同于作加法)得到，如圖7所示。其輸出為方波，再經過高Q值、窄帶通晶體濾波電路[2]和選頻放大后最終可獲得光滑、頻譜純凈的10.24 MHz正弦波信號。

圖7 混頻電路圖

2.3 AD9832器件軟件編程

AD9832串行接口SPI時序圖如圖7所示，根據AD9832芯片寄存器控制字配置時序要求[3]，從SDATA口對3個16位功能寄存器依次賦值，串行數據從MSB開始，LSB結束。同步端FCTNC在對功能寄存器操作時拉低生效[8]。SCLK接外部10 MHz參考時鐘信號。具體寄存器內容設置可參考芯片手冊和編程指南。

對AD9832軟件控制流程圖如圖8所示，編程控制如圖9所示。

圖8 AD9832串行接口SPI時序圖

圖9 AD9832軟件控制流程圖

修改頻率控制字N和相位控制字P[6，8-9]，就可以靈活修改輸出頻率和輸出相位。

2.4 10.24 MHz信號輸出信號頻譜分析

使用頻譜儀觀測10 MHz參考源信號和最終輸出的10.24 MHz頻譜信號如圖10所示。可見，經高Q值晶體濾波器及選頻放大后，10.24 MHz信號和10 MHz參考源信號質量相當，且諧、雜波成分得到了充分的抑制。

圖10 10 MHz參考源信號和10.24 MHz輸出頻譜對比圖

表1為10 MHz參考信號通過AD9832無倍頻方案和AD9852倍頻方案兩種頻率變換電路分別得到的10.24 MHz信號技術指標對比，對比內容包括信號諧波、功率、相位噪聲以及對提升鎖相環電路輸出頻率穩定度的改善程度[6，10-11]。

對比發現，采用0.24 MHz信號與10 MHz信號混頻的無倍頻設計方案，同樣能夠得到10.24 MHz信號，并且諧波、相噪指標已經達到(遠端)或優于(近端)含有倍頻電路的AD9852方案。同時，MC145152鎖相環參考源采用頻率變換器方案生成的10.24 MHz對比10.24 MHz普通石英晶體振蕩器方案，其鎖相環輸出頻率穩定度提升3個量級。

表1 技術指標比對

3 結語

本文針對10.24 MHz頻率變換器展開研究和改進，在不使用內部或外部倍頻電路的情況下，利用10 MHz參考源信號直接作為數字頻率合成器件的輸入時鐘，實現了10.24 MHz信號的頻率變換。

同時，相關測試比對證明，在不使用倍頻電路的情況下，通過直接數字頻率合成器生成的信號在頻譜純凈度提升、諧波和相位噪聲抑制等方面處理更容易、改善效果更優，并且具備低成本、功耗低、小型化等優點。

推廣而言，對于10 MHz高穩信號轉換為其他特殊頻點后作為高穩信號輸出時，只需修改AD9832頻率控制字和相應濾波參數即可。