TFT-LCD中像素電極耦合電容對顯示畫質(zhì)的影響

趙重陽，蘇秋杰，繆應(yīng)蒙，高玉杰，王永垚，朱 寧，廖燕平，邵喜斌

(北京京東方顯示技術(shù)有限公司，北京，100176)

1 引 言

隨著顯示技術(shù)的不斷發(fā)展，薄膜晶體管液晶顯示(Thin Film Transistor Liquid Crystal Display，TFT-LCD)因其具有高分辨率、色彩豐富、高對比度、高亮度、可視角度大、響應(yīng)速度快、易實(shí)現(xiàn)大面積顯示等一系列優(yōu)點(diǎn)，迅速占據(jù)了顯示行業(yè)的主導(dǎo)地位，在很多領(lǐng)域都有著廣泛的應(yīng)用[1-4]。近些年來雖然受到有機(jī)發(fā)光二極管(Organic Light-Emitting Diode，OLED)、量子點(diǎn)發(fā)光二極管(Quantum Dot Light Emitting Diode，QLED)和微型發(fā)光二極管(Micro-LED)等新興顯示技術(shù)的挑戰(zhàn)，但TFT-LCD顯示技術(shù)憑借其優(yōu)異的產(chǎn)品性能、完備的材料體系、成熟的工藝制程以及明顯的價(jià)格優(yōu)勢，在超高分辨率、大尺寸、觸控集成等多個(gè)方面仍然具有絕對的領(lǐng)先優(yōu)勢[5-6]。在評估TFT-LCD面板的顯示效果時(shí)，通常會關(guān)注分辨率、透過率、對比度、響應(yīng)時(shí)間、色域等參數(shù)[7]，而透過率則直接關(guān)系到面板的顯示效果，也是一項(xiàng)能夠反映出面板廠商整體技術(shù)水平的關(guān)鍵指標(biāo)。目前，常見的TFT-LCD顯示模式包括TN顯示(Twist Nematic)、IPS顯示(In Plane Switching)、 FFS顯示(Fringe Field Switching)和VA顯示(Vertical Alignment)等[8]，其中IPS/FFS顯示模式具有廣視角、高透過率、高色彩還原性等優(yōu)點(diǎn)[9]，擁有較大的市場占有率[10]。其中，高級超維場轉(zhuǎn)換顯示(Advanced super-Dimension Switch，ADS)是FFS顯示模式的一種，因具有寬視角、響應(yīng)速度快、對比度高和透過率高等優(yōu)點(diǎn)成為了頗受歡迎的顯示模式，被很多面板制造廠商用于產(chǎn)品設(shè)計(jì)中。

研究人員為繼續(xù)提升ADS顯示產(chǎn)品的像素光效和產(chǎn)品透過率，提出了一種擴(kuò)大數(shù)據(jù)線(Data Line)和公共電極(Com Electrode)間距離、縮小數(shù)據(jù)線和像素電極(Pixel Electrode)間距離的像素設(shè)計(jì)方案。這種像素結(jié)構(gòu)優(yōu)化了像素邊緣處的液晶光效，減小了暗場區(qū)域，能夠起到提升產(chǎn)品透過率的效果。但是，當(dāng)生產(chǎn)工藝發(fā)生波動產(chǎn)生對位偏差時(shí)，像素電極相對數(shù)據(jù)線的位置發(fā)生偏移，顯示面板會產(chǎn)生一種奇偶行像素亮度不均的橫紋不良(Mura)，影響畫面的顯示效果，限制了這種高透過率像素結(jié)構(gòu)在產(chǎn)品設(shè)計(jì)中的應(yīng)用。

本文通過模擬像素電極耦合電容及像素電壓的變化得出了這種橫紋不良產(chǎn)生的機(jī)理，并提出了一種改進(jìn)型的像素設(shè)計(jì)方案，電容模擬及像素電壓計(jì)算結(jié)果顯示新型像素設(shè)計(jì)方案可在較大程度上避免橫紋不良的產(chǎn)生，進(jìn)而提高產(chǎn)品的顯示效果。

2 機(jī)理分析

ADS顯示產(chǎn)品的像素結(jié)構(gòu)示意圖如圖1所示，當(dāng)柵極(Gate Line)為高電平時(shí)，像素的TFT開啟，數(shù)據(jù)線將電壓信號加載到像素電極中；當(dāng)柵極為低電平時(shí)，TFT關(guān)閉，像素電極和公共電極之間的存儲電容(Cst)使得像素電極中的電壓值得以保持，直至下一幀為止。為使得面板的顯示均一性最佳，即達(dá)到點(diǎn)反轉(zhuǎn)(Dot Inversion)的效果，像素排布通常采用Z反轉(zhuǎn)(Z Inversion)的排列方式，相鄰數(shù)據(jù)線的電壓極性排布為正負(fù)交替的變換方式，同一數(shù)據(jù)線上電壓信號轉(zhuǎn)換為列反轉(zhuǎn)(Column Inversion)。

圖1 ADS顯示像素結(jié)構(gòu)示意圖。(a)正常像素；(b)像素發(fā)生偏移。Fig.1 Structure and layout of pixel with ADS display mode. (a)Normal; (b) Ectopic.

在LCD顯示產(chǎn)品的像素結(jié)構(gòu)中，不同電極間存在著因相互疊加產(chǎn)生的交疊電容(C交疊)和因側(cè)向電場耦合產(chǎn)生的側(cè)向場電容(C側(cè)向)。其中，交疊電容的大小可通過平行板電容器的計(jì)算公式來計(jì)算：C交疊=εS/4πkd，其中ε為平行板間材料(氮化硅絕緣層)的介電常數(shù)，S為平行板交疊面積，k為靜電力常量，d為平行板間距離(PVX層厚度)。像素結(jié)構(gòu)中交疊電容大小和電極交疊面積成正比，和電極間絕緣層厚度成反比。而側(cè)向場電容的大小較難計(jì)算，可通過Techwiz軟件模擬得到。

在ADS顯示的像素結(jié)構(gòu)中，數(shù)據(jù)線(Data Line)和像素電極(Pixel Electrode)之間無交疊區(qū)域，不存在交疊電容，但二者之間的距離較小(3～5 μm)，因此存在著大小為Cpd的側(cè)向場電容。通常情況下，數(shù)據(jù)線與左右兩側(cè)像素電極間的距離相等，Cpd側(cè)向電容也近似相等(Cpd1≈Cpd2，像素電極形狀為非規(guī)則圖形)。當(dāng)生產(chǎn)工藝發(fā)生波動，像素電極相對數(shù)據(jù)線產(chǎn)生對位偏差時(shí)，數(shù)據(jù)線與左右兩側(cè)像素電極間的Cpd側(cè)向電容產(chǎn)生差異(Cpd1≠Cpd2)。由于數(shù)據(jù)線的電壓極性采用column反轉(zhuǎn)方式(每一幀時(shí)間跳變一次)，因此當(dāng)兩幀之間的數(shù)據(jù)電壓進(jìn)行數(shù)據(jù)切換時(shí)，Cpd側(cè)向電容較大的一側(cè)數(shù)據(jù)線會對像素電極產(chǎn)生明顯的電壓拉動。而且由于像素的整體排布呈點(diǎn)反轉(zhuǎn)形式，同一列像素相鄰兩行之間的電極極性相反，這將導(dǎo)致像素電極和公共電極之間的壓差在相鄰行間產(chǎn)生差異。

像素電極位置偏移引發(fā)橫紋Mura的原理圖如圖2所示(以像素電極右偏為例)，正極性的像素電壓相對公共電壓(Vcom)在第N幀保持正偏壓，當(dāng)切換到第N+1幀時(shí)，其電壓值隨數(shù)據(jù)線D1和D2跳變ΔVp，使得像素電壓與公共電壓之間的差值(∣Vpixel1-Vcom∣)減小，像素變暗。相反地，負(fù)極性的像素電壓相對Vcom在第N幀保持負(fù)偏壓，當(dāng)切換到第N+1幀時(shí)，其電壓值隨數(shù)據(jù)線跳變ΔVp，使∣Vpixel2-Vcom∣增大，像素變亮。此時(shí)相鄰兩行像素之間的電壓差異大小為2ΔVp，宏觀上表現(xiàn)為奇偶行亮暗相間的條紋不良(Mura)，此不良在L127灰階附近較明顯。經(jīng)實(shí)際觀測得知，當(dāng)奇偶行亮度差異大于8個(gè)灰階時(shí)，橫紋Mura已達(dá)到肉眼明顯可見的程度。像素電極相對Vcom電壓跳變值為：ΔVp=ΔCpdΔVd/(Cpd1+Cpd2+Cst+Clc+Cgp)≈ ΔCpdΔVd/(Cst+Clc)。其中，Cpd1和Cpd2分別為數(shù)據(jù)線與兩側(cè)像素電極間的側(cè)向場電容，ΔCpd=∣Cpd1-Cpd2∣，Cst為公共電極和像素電極之間的存儲電容，Clc為液晶電容，Cgp為掃描線(Gate Line)和像素電極之間的總電容，ΔVd為正負(fù)幀之間的電壓跳變值。

圖2 像素電極偏移引發(fā)橫紋原理圖Fig.2 Schematic diagram of horizontal stripes mura caused by ectopic pixel electrode

目前的解決方法是努力控制生產(chǎn)工藝中SD層(數(shù)據(jù)線層)和2ITO層(像素電極層)的對位精度，但此不良的發(fā)生率仍然比較高。由于橫紋不良會對顯示產(chǎn)品的畫面品質(zhì)產(chǎn)生明顯的影響，因此亟需一種行之有效的改善方案來解決。

3 改善方案

我們利用Techwiz 3D模擬軟件對幾款顯示產(chǎn)品進(jìn)行了電容模擬，得出了Cpd側(cè)向場電容大小和Data Line與Pixel電極之間距離的關(guān)系：Cpd電容與數(shù)據(jù)線-像素電極之間的距離D近似成線性關(guān)系(反比例)。因此可設(shè)計(jì)通過交疊電容補(bǔ)償(交疊電容大小與交疊面積呈正比)的方式來消除或減小Cpd側(cè)向場電容的差異，進(jìn)而消除橫紋不良。其中一款55UHD產(chǎn)品的電容模擬結(jié)果如圖3所示，由于像素電極形狀為非規(guī)則圖形，因此像素電極未發(fā)生偏移時(shí)的ΔCpd值并不為0。

圖3 ΔCpd電容與數(shù)據(jù)線-像素電極之間距離的關(guān)系Fig.3 Relationship of the ΔCpd capacity and the distance between data line and pixel electrodes

我們提出了一種改進(jìn)型像素設(shè)計(jì)結(jié)構(gòu)，利用交疊電容補(bǔ)償側(cè)向場電容的方式來消除橫紋不良。新型像素電極結(jié)構(gòu)的兩個(gè)對角線處分別延伸出一部分“T”字型 / “L”字型的條狀電極跨接數(shù)據(jù)線，且跨過數(shù)據(jù)線的條狀電極內(nèi)邊緣與數(shù)據(jù)線的外邊緣相重合，如圖4所示。圖5為改進(jìn)型像素電極的局部放大圖及截面圖(A-A)。條狀電極的長度L可通過交疊電容計(jì)算公式得到：L=S/W= ΔCpd4πkd/(εW)，其中S為交疊電容面積，W為電極偏移距離(設(shè)置條狀電極寬度為2 μm，因工藝上發(fā)生偏移的最大值約為1.0～1.2 μm)，ΔCpd=∣Cpd1-Cpd2∣，k為靜電力常量，d為PVX(氮化硅形成的絕緣層)厚度，ε為PVX層的介電常數(shù)。

圖4 改進(jìn)型像素設(shè)計(jì)示意圖Fig.4 Layout of the developed pixel

圖5 改進(jìn)型像素俯視圖(a)及截面圖(b)Fig.5 Top view (a) and sectional view (b) of improved pixelelectrode

當(dāng)像素電極層向某一側(cè)發(fā)生偏移時(shí)(以圖5中像素電極右偏為例)，數(shù)據(jù)線與右側(cè)像素電極之間距離增加，Cpd側(cè)向電容減小值為1/2ΔCpd，即Cpd2’=Cpd2-1/2ΔCpd；數(shù)據(jù)線與左側(cè)像素電極之間距離減小，Cpd側(cè)向電容增加值為1/2ΔCpd，即Cpd1’=Cpd1+1/2ΔCpd。在設(shè)計(jì)改進(jìn)型像素時(shí)，使得像素電極偏移之后數(shù)據(jù)線和右側(cè)像素電極的左下角條狀電極部分之間的Cpd交疊電容增加值為ΔCpd，此時(shí)數(shù)據(jù)線與右側(cè)像素電極之間的總電容值為Cpd2總=Cpd2’+Cpd交疊=Cpd2-1/2ΔCpd+ΔCpd=Cpd2+1/2ΔCpd。而此時(shí)數(shù)據(jù)線與左側(cè)像素電極之間的總電容值為Cpd1總=Cpd1’=Cpd1+1/2ΔCpd。由于Cpd1≈Cpd2(像素電極偏移之前)，因此Cpd2總=Cpd1總，即像素電極偏移之后數(shù)據(jù)線與左右兩側(cè)像素電極的總電容仍然相等，達(dá)到消除奇偶行橫紋Mura的目的。其中，為保證工藝上2ITO層不發(fā)生斷裂，跨接數(shù)據(jù)線部分的電極寬度W2=5 μm。

我們以某55UHD產(chǎn)品為例，設(shè)計(jì)了Cpd補(bǔ)償部分的條狀電極長度L=25 μm(根據(jù)前期像素模擬數(shù)據(jù)經(jīng)公式計(jì)算得出)，寬度W1=2 μm，用Techwiz 3D軟件對新的像素結(jié)構(gòu)進(jìn)行了電容模擬，并計(jì)算了相鄰行間的灰階差異值，結(jié)果如表1所示。

表1 相鄰行間灰階差異值Tab.1 Different gray-scale value between adjacent lines

由表1可知，當(dāng)像素電極的偏移值為0.8 μm時(shí)，采用原設(shè)計(jì)的像素結(jié)構(gòu)相鄰行間電壓差值為59.9 mV，對應(yīng)電壓值顯示為10個(gè)灰階(L127灰階附近約為12 mV/灰階，相鄰行間電壓差值為ΔVp)，會出現(xiàn)肉眼可見的橫紋Mura(以相差8個(gè)灰階為評判基準(zhǔn))；當(dāng)偏移值為1.2 μm時(shí)，相鄰行間電壓差值為91.0 mV，對應(yīng)電壓值顯示為15.2個(gè)灰階，橫紋Mura較為嚴(yán)重。而加入Cpd補(bǔ)償設(shè)計(jì)的像素結(jié)構(gòu)偏移值為0.8 μm時(shí)，相鄰行間電壓差值為18.3 mV，對應(yīng)電壓值顯示為3個(gè)灰階，無橫紋Mura產(chǎn)生。當(dāng)偏移值為1.2 μm時(shí)，相鄰行間電壓差值為35.8 mV，對應(yīng)電壓值顯示為6個(gè)灰階，仍然無橫紋Mura產(chǎn)生。模擬數(shù)據(jù)表明，采用此Cpd補(bǔ)償設(shè)計(jì)的像素結(jié)構(gòu)可在較大程度上避免水平橫紋Mura的發(fā)生(工藝上像素電極層發(fā)生偏移的最大值約為1.0～1.2 μm)；

在像素設(shè)計(jì)中增加Cpd補(bǔ)償設(shè)計(jì)會引入Cpd交疊電容，導(dǎo)致數(shù)據(jù)線上的總電容有所增加，對像素的充電率產(chǎn)生影響。因此，我們以55UHD產(chǎn)品為例進(jìn)行了充電率的模擬，結(jié)果顯示整條數(shù)據(jù)線的Cdata電容增加了46 pF，充電率下降了～1.0%(97.2%→96.2%)。由此可知，新的像素設(shè)計(jì)結(jié)構(gòu)對像素充電率整體影響較小，可應(yīng)用于產(chǎn)品設(shè)計(jì)中(仍高于目前的充電率設(shè)計(jì)基準(zhǔn))。此外，改進(jìn)型像素結(jié)構(gòu)中的Cpd補(bǔ)償設(shè)計(jì)部分均位于彩膜BM(Black Matrix)層覆蓋之下，對像素本身的開口率無影響，可在不影響像素光效的同時(shí)達(dá)到避免產(chǎn)生橫紋Mura的目的。

4 結(jié) 論

本文主要研究了TFT-LCD中像素電極與數(shù)據(jù)線之間的耦合電容(Cpd)對顯示畫質(zhì)的影響，分析了像素電極發(fā)生偏移后產(chǎn)生橫紋不良的機(jī)理。提出了一種改善方案，通過改變像素電極結(jié)構(gòu)，增加了像素電極跨接數(shù)據(jù)線的Cpd電容補(bǔ)償設(shè)計(jì)，在不降低像素開口率的前提下避免了水平橫紋不良的產(chǎn)生。數(shù)據(jù)表明，當(dāng)像素電極偏移1.2 μm時(shí)，相鄰行間亮度差異為6個(gè)灰階，無橫紋Mura產(chǎn)生。最后，對新像素設(shè)計(jì)可能出現(xiàn)的風(fēng)險(xiǎn)點(diǎn)進(jìn)行了驗(yàn)證，像素開口率及充電率均可滿足產(chǎn)品設(shè)計(jì)要求。