基于FPGA的環形計數器與扭環形計數器

張銘郎 于業弘 解宇 李恩來 劉麗娟

摘要：為了實現能自啟動的模8右移扭環形計數器和模4右移環形計數器的功能，以FPGA和verilog硬件描述語言為基礎，包含IC181和IC182模塊，以及21mux二選一選擇器，實現了控制流水燈做出一些簡單的控制。

關鍵詞：FPGA；verilog；環形計數器；扭環形計數器

中圖分類號：TP311 文獻標識碼：A

文章編號：1009-3044（2019）09-0215-02

隨著現代世界的發展，人們對夜生活的要求與日漸增，五彩斑斕的LED走入人們的視線之中，并且隨著科技的發展，EDA設計得到不斷地進步，LED燈展現花樣逐漸增多，本次設計是使用LED燈中最為簡單的流水燈。因為流水燈可使用環形計數器與扭環形計數器來控制其亮滅順序。

1 原理

FPGA即現場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路（ASIC）領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。

Verilog HDL是一種硬件描述語言，以文本形式來描述數字系統硬件的結構和行為的語言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數字邏輯系統所完成的邏輯功能。

本次設計使用的IC181的模塊是模4右移環形計數器模塊，而模塊IC182是模8右移扭環形計數器模塊。

2 總體設計

3 詳細設計

3.1 設計要求

設計一個能自啟動的模8右移扭環形計數器和模4右移環形計數器。

3.2 設計原理

對模8右移扭環形計數器狀態圖，通過卡諾圖化簡得到：

Q3=Q2；

Q2=Q1；

Q1=Q0；

Q0=！（Q2#Q1#Q0）；

對模4右移環形計數器狀態圖，通過卡諾圖化簡，得到：

Q3=Q2；

Q2=Q1；

Q1=Q0；

Q0=！（Q2&（Q1#！Q0）；

3.3 原理圖

本實驗使用了二選一選擇器，IC181八位位移扭環形計數器，IC182四位環形計數器，和分頻模塊構成的。

4 仿真圖

經過電腦的仿真，做出仿真的結果，如下圖所示。

5 驗證

6 總結

經過此次課設，設計了環形計數器和扭環形計數器的自啟動。我們對數字電路有了更深的認識，對以后在數字電路這一塊的設計有了新的方法供我選擇。對于verilog硬件語言的了解，讓我看到了我的不足，我們不能只看足眼前，而放棄對未來的知識的學習。

參考文獻：

[1] 鄒道勝，朱如琪，陳賾.CPLD/FPGA與ASIC設計實踐教程[M].2版.北京：科學出版社，2010.

[2] 蔣小燕，俞偉鈞，張立臣.EDA技術及VHDL[M].南京：東南大學出版社，2008.

[3] 吳延海.EDA技術及應用[M].陜西：西安電子科技大學出版社，2012.

【通聯編輯：唐一東】