類腦計算機的多核互連路由網絡的設計

李冕 劉怡俊

摘要：當前對類腦計算機的設計熱火朝天，針對脈沖神經網絡去模擬計算機遇到的實際問題。基于多核片上系統（SoC），本文提出了一種二維（2D）環形三角互連的路由網絡模型，包括基于事件觸發神經元狀態的實時更新，以及基于管線式事件驅動的脈沖處理。仿真的結果證實，該脈沖神經網絡模擬的多核系統采用這種的互連網絡的模型，每毫秒能處理超兩萬個突觸事件，系統性能大大的提高。

關鍵詞： 類腦計算機；多核系統；互連網絡

中圖分類號：TP393 文獻標識碼：A 文章編號：1009-3044（2019）06-0165-02

1 引言

當今類腦計算機的出現，這種仿生物系統的設計就是模擬神經元在大腦中的實時反映，致力于做出一個這樣的仿真平臺更進一步的探究人腦架構，故出現了脈沖神經網絡。而脈沖神經網絡中當一個神經元被激活會發送一系列的脈沖事件，而脈沖事件會相應發送給所有相連的神經元[1]。我們利用多核系統平臺模擬這些神經元，于是通信網絡的搭建和互連成了該系統實際性能影響的關鍵。

故本文針對多核SoC系統提出了二維（2D）環形三角互連的路由網絡模型。通過軟件仿真神經元，依賴設計好定制在芯片的多播路由器的網絡模型，脈沖產生的數據包傳播通過片內和片間通信結構進行傳輸。通過真實的實驗數據結果，該方案對系統性能大大提升，而且降低了系統功耗，同樣在在延遲和吞吐率上都有很大改觀，在對類腦計算機的研究和發展有很大的意義。

2 類腦計算機的系統架構總體概述

2.1 類腦計算機小規模系統結構圖

為了模擬生物系統的高連通性，如圖1是該平臺小規模計算機系統結構圖，其中包括FPGA管理模塊，CAM模塊，多路ROM和RAM模塊，支持高效的多播，高帶寬，低延遲的通信。通信基礎設施核心是芯片上的路由器，同時可以無縫擴展芯片間的連接。

2.2 路由組播通信系統

每個芯片都包含一個片間和片內的路由器通信。路由器是SoC的核心并占據著它約占芯片總面積的20%。它的主要作用是指導每個神經事件包日發送到那些與之連接的神經元。考慮到最終計算機面積的限制，基于2D網狀的傳統的SoC的結構是不可行的，因為他們占據的面積太大[2]。圖2是路由的通信系統，路由內核使用ARM內核和六個端口進行通信有六個相鄰芯片。所有端口都是全雙工的，并實現自定時協議。路由器內的組織是分層的，路由器能夠轉發單個數據包，它的工作速度比傳輸端口快。

3 類腦計算機互連路由網絡的設計

3.1 路由間組播數據包的傳輸協議的設計

路由器采用的是組播數據包類型。組播數據包的傳輸格式如圖3所示[3]。控制字節包含一個分組類型的比特位，有效載荷指示符，錯誤檢測，緊急路由，時間標記符。包括出現的各種錯誤可以由路由器識別并且處理。

本設計采用源地址尋址[4]，每個路由表可包含232個源地址。首先與數據包的源地址與路由表中的源地址進行匹配。匹配結果成功的話，就立馬找到相應的轉發端口。我們有6個端口號，設計了從a到f的編號代表6各端口，共有26種端口發送的組合。當其中一個端口號的編碼位為被設置為1的時候，數據就從該口發出。編碼為0的時候與之相反。如圖4所示，代表一次數據包的發送編碼，和最后的發出位置。如果傳輸的包沒有找到源地址，那該包會傳輸到對角。

3.2每個節點間的路由空間

構建兩個表，第一個表存儲發射脈沖的神經元ID、目的地址入口、目的地址數量。第二個表存儲各個神經元對應的目的地址，從某一個位置開始，連續地存儲某個神經元所對應的目的神經元的ID。然后通過查找第一個表，得到發射脈沖的神經元的目的地址的入口和數量，再查找第二個表，得到具體的目的地址。

設計互連網絡的時候，路由間的節點空間的距離對網絡數據包的傳輸與接收的延遲有一些影響[5]。本次設計的拓撲結構是相對垂直對稱的，拓撲中的路由空間都是大致一樣的是一組大致的六邊形。如圖5的描述的拓撲節點的空間為例，六邊形表示距離為1、2、3和4的節點。兩個三角形的節點距離為5。一般來說，最大網絡距離是跳數需要到達任意兩個最小三角形中的節點。于是由圖就可以計算出每個節點間的傳輸的距離[6]，便于對于數據包傳輸過程中的延遲的研究。

3.3 性能測試

在搭建好類腦計算機上搭建脈沖神經網絡后，對其進行了性能測試。得到了一系列測試數據。包括傳輸速率達到5.6Mbps，計算機系統功耗為230W，每個神經元每秒可以發送80個110bits的數據包，而且其中所需的總帶寬為430Mbps。相比于其他的高性能計算機所有的性能指標都有很大的提高。

4 結論

本文研究的互連網絡，是在多核SoC大規模并行系統平臺下模擬高達十億次的神經元工作模式[7]，所以處理的數據量巨大，故冗余計算和數據通信成為關鍵。最終設計出了使用2D環形三角網狀模型進行互連。神經元在軟件中建模，它們的脈沖產生包通過片內和片間通信結構傳播依靠專門設計的片上多播路由器。通過實驗的結果，證明了該模型是一個高度穩定的網絡模型。對于未來對脈沖神經的研究，以及類腦計算的開發具有重要的意義。

參考文獻：

[1] K Asanovic. A supercomputer for neural computation. In Proc. Intl. Conf. on Neural Networks （ICNN94），1994.

[2] Markram H， Muller E， Ramaswamy S， et al. Reconstruction and Simulation of Neocortical Microcircuitry[J]. Cell， 2015， 163（2）：456-492.

[3] 徐彥， 楊靜. 脈沖神經元序列學習方法的影響因素研究[J]. 計算機工程， 2015， 41（11）：194-201.

[4] JM. Camara et al. "Mixed-radix Twisted Torus Interconnection Networks". Proc. 21st IEEE International Parallel & Distributed Processing Symposium - IPDPS '07， Long Beach， CA， March 2007： 26-30.

[5] 王雨辰，胡華.類腦計算新發展——“TrueNorth”神經元芯片[J].計算機科學，2016， 43（6A）：17-24.

[6] JJ Dongarra， HW Meuer， E Strohmaier. “Top500 Supercomputer sites”. Nov. 2008 edition. Available at： http：//www.top500.org， 2008.

[7] Xia M， Ding K， Rao F， et al. Aluminum-Centered Tetrahedron-Octahedron Transition in Advancing Al-Sb-Te Phase Change Properties[J]. Scientific Reports， 2015（5）：8548.

【通聯編輯：光文玲】