VPX總線及其在電子偵察處理機的應用

李紅兵

（中國電子科技集團公司第十研究所，成都610036）

0 引 言

隨著電子偵察技術的不斷發展，需要處理和傳輸的信息量也越來越大，對偵察處理系統的運算處理速度、數據帶寬和數據交互方式等要求也不斷提高。［1］傳統電子偵察處理機大多基于分級共享式總線（如PCI、PCIE和VME），以多個功能模塊組合而成，存在集成度較低、設備量大、功耗高、數據處理能力較弱和模塊間數據傳輸速率較低［2］等問題，已經無法滿足現代電子偵察產品的使用需求。

基于VPX標準的硬件平臺具備強大的信號處理能力，以及高性能數據交換能力，其高密度計算及高速交換架構使得以較少的設備量即可實現復雜的信號接收和分析處理功能。本文設計了一種基于VPX標準的新型高性能電子偵察處理機，解決了傳統偵察處理系統芯片多、體積大和功耗高的問題。同時，VPX總線的采用解決了海量數據傳輸瓶頸問題，并與核心處理器的高性能相匹配，構成了處理和數傳平衡的高性能系統，可滿足現代電子偵察產品的通用信號處理需求。

1 偵察處理機方案

針對傳統CPCI和VME并行總線面對海量數據傳輸的瓶頸［3］，VITA組織制定了VPX系列標準。它提高了背板帶寬，強化了模塊拓展多分級互聯能力［4］，更適用于數字化、軟件化時代的信號處理高密度運算和海量數據傳輸。

偵察處理機由基于VPX總線的信號處理模塊、信道模塊（包括接收機模塊、接收信道模塊、時鐘源模塊和頻綜模塊等）、通用背板和配套電源等組成。處理機設計為各種常規通信信號偵察、非通信信號（雷達、IFF／TACAN、導航和遙測信號等）偵察等各種功能應用的通用硬件系統。信號處理模塊和信道模塊可根據需求任意組合部署于一個處理機內，實現信號接收、采集處理、控制的通用平臺，滿足軟硬件可擴展、可重構的基本要求，符合通用化、綜合化的標準化設計要求，同時也提高了系統的可靠性和維修性［5］。主要技術特點如下：

（1）處理機采用風冷散熱定制機箱，所有模塊采用6U規格尺寸，信號處理模塊、信道模塊各統一接口標準，做到插槽通用；

（2）采用多板卡并行處理以實現實時處理，信號處理模塊之間通過背板走線的x4 RapidIO或者x8 GTY接口實現內部全互聯，通過CAN或者RS485總線實現信道模塊的控制；

（3）每個信號處理模塊對外提供1路光纖萬兆網和1x8的光纖GTH接口，模塊內部通過光電／電光轉換模塊將萬兆網和GTH電信號轉換為光信號輸入輸出，保證高傳輸帶寬的同時又具備較高的可靠性；

（4） 電源模塊提供+12、+15.5、+5.5、-5 V，其中+12 V提供給信號處理模塊，后3類電源提供給信道模塊，電源設計總功率不小于500 W。

圖1給出了采用VPX總線的偵察處理機典型應用，根據內部部署模塊的不同及軟件重構可以實現超短波信號測向、IFF／TCAAN信號偵測和雷達信號偵測處理等電子偵察功能。

圖1 處理機典型應用框圖

2 硬件設計

2.1 背板設計

作為功能模塊之間數據交換的平臺［5］，背板設計遵循VITA46和VITA48并進行裁剪、優化。背板設計8個槽位，其中信號處理模塊可部署于槽1～5，信道模塊可部署于槽1～槽8。針對每個VPX插槽的P0～P6進行了功能劃分。P0作為功能連接器主要用來連接電源、I2C總線和測試信號等。P1和P2是負責數據傳輸連接器，連接高速串行RapidIO和GTY接口，槽位1～5之間的RapidIO信號以x4的形式點對點互聯，GTY信號以x8的形式前后互聯。P3作為普通的控制連接器，信號包括 CAN、RS485、RS422、RS232和千兆以太網等控制信號。P4為光纖通道，信號處理模塊對外提供1路光纖萬兆網和1x8的光纖GTH接口。P5和P6作為射頻通道，提供16個射頻輸入輸出接口。背板具體的互聯關系如圖2所示。

圖2 背板信號互聯圖

2.2 信號處理模塊設計

作為偵察處理機的核心部分，信號處理模塊需要對來自信道模塊的中頻信號進行采集、處理，再通過萬兆以太網傳輸到外部設備上。為了實現這些功能，要求信號處理模塊有很強的信號處理能力、系統管理能力和高數據吞吐率。本文設計了一個由高性能的FP?GA、PowerPC子卡、高速AD和其他器件組成的信號處理模塊，其電路組成如圖3所示，具有以下特性：

（1）集成兩片大規模FPAG芯片XC7VSX690T，每片FPGA擁有3 600個25x18的硬件乘法器和693 120個邏輯資源，支持80路10 Gbit／s高速串行通道（GTH和 GTY）。每片 FPGA外接 2片大容量的DDR3，容量 1 GByte。

圖3 信號處理模塊電路組成圖

（2）集成4片高速ADC芯片AD9680及八通道的ADC子卡，支持8路中頻信號的采集，可以通過不同的ADC配置調整整個系統的功能［6］；

（3）板載高性能PowerPC子卡。該子卡以NXP公司的T2080四核處理器為核心，集成2 GByte的DDR3內存、SSD及千兆以太網。T2080主要用于控制及數據處理，負責對外萬兆以太網接口的實現；

（4）FPGA之間采用GTH和LVDS通道串行互聯。FPGA與 PowerPC子卡采用1x4的 RapidIO和PCIE接口互聯；

（5）整個模塊共有4x4的RapdiIO通道連接到P1口和16路GTY接口連接到P1口，用于模塊間的高速互聯，最高具有36 Gbit／s的雙向傳輸有效帶寬。

2.2.1 高性能 AD 設計

VPX支持FMC子卡標準，對于已有的硬件平臺，能夠方便對硬件資源進行擴展，從而可以大大減少硬件開發的工作量和難度。針對常規通信信號、IFF／TACAN信號的偵察，FMC采集子卡選用兩片由TI公司生產的高速ADC芯片ADS4449。該芯片具有四路采集通道，單通道最高采樣率為250 MSPS，量化位數為14 bits。圖4為FMC采集子卡電路組成圖，實測其ENOB可達12位。

圖4 AD子卡電路組成圖

雷達偵察數字接收機要求具備以下功能：大瞬時帶寬、實時信號接收、大動態范圍、高靈敏度和頻率分辨能力［7］，因而信號處理模塊板載ADC選用AD公司的雙通道14位1 GSPS模塊轉換器AD9680。該ADC全功率帶寬非常寬，可以支持高達2 GHz的射頻信號直接采樣，且內部集成4個寬帶抽取濾波器和12位數控振蕩器，采用JESD204B高速串行輸出接口協議［8］。每通道采樣數據配置為二路串行輸出，每路輸出速率最高達10 Gbps。JESD204B數據發送模塊可將來自ADC的并行數據組合成數據幀，并使用8 B／10 B編碼以及可選數據加擾技術輸出串行數據。圖5為AD9680電路組成圖，實測其ENOB可達10位。

2.2.2 PowerPC 子卡設計

PowerPC子卡不僅要完成偵察流程控制、設備健康管理和對外數據交互功能，還負責信號參數測量、信號分選和測向等處理功能。該子卡是以NXP公司的T2080處理器為核心，集成4G的 DDR3L內存、64G SSD及千兆以太網 PHY，對外提供萬兆以太網的XAUI接口、1路x4的RapidIO、1路x4的PCIE、2路千兆以太網和LBS低速接口。T2080為四核八線程64位處理器，運行頻率最高1.8 GHz，內部集成的AltiVec引擎提供172 GFLOPS的矢量處理能力，不僅可應用于定點運算領域，更具備高性能的浮點運算能力，非常適合嵌入式數字信號處理海量數據髙速運算處理的需求。［9］

圖5 AD9680電路組成圖

基于T2080的PowerPC子卡實物如圖6所示。

圖6 PowerPC子卡實物圖

2.3 高速信號傳輸設計

在本方案中，由于高速信號的工作速率期望達到6.25 Gbps，在板間長距離傳輸情況下要滿足這種性能以下方面都尤為關鍵：（a）印制板板材的選擇、阻抗控制、過孔的設計、走線距離的控制，（b）供電網絡阻抗、直流壓降、電流密度的控制［10］，（c）背板的設計。為了在6.25 Gbps范圍內傳輸性能良好，保證板卡設計性能，主要著重以下幾點來進行：

（1）電源完整性設計

信號處理模塊電路規模大，集成化、綜合化程度高，核心處理芯片的電壓低至1 V，芯片去耦的要求高。為有效降低電源平面阻抗、降低電源噪聲對系統的影響，消除諧振頻率點，保證供電系統的可靠性，利用Ansys公司的Siwave軟件，對電源平面諧振、直流壓降、電流密度等情況進行模擬分析，保證設計合理性和可靠性。

（2）信號完整性設計

對于5～10 GHz的電路系統，超過一定距離將由于印制板基材介質損耗過大，導致信號眼圖完全關閉，因而需要選用性能優良、介電常數和損耗因子更小的基材。除了選擇基材外，采用ADS軟件對高速傳輸線、關鍵器件、關鍵接插件等進行仿真和建模，通過前仿真解決走線的阻抗連續性、過孔效應、走線間耦合等問題。

（3）測試和驗證

信號眼圖和誤碼率的測試只能表征信號的最終質量，不能用來判斷信號在傳輸路徑中的過程行為。為準確判斷傳輸通道的性能是否優良，需要做無源和有源兩種測試。有源測試包括眼圖、誤碼率、抖動等。無源測試主要內容有高速串行差分信號特性阻抗測試、電源平面阻抗測試、重要高速串行信號傳輸路徑的S參數測試。

3 性能測試與分析

工程應用中，對該偵察處理機的信號處理能力和數據傳輸能力分別進行了測試。

表1給出了T2080處理器和常用的DSP的性能對比測試。從測試結果可以看出，T2080的信號處理能力雖然略微弱于TMS320C6678，但是較TS201已有顯著的提高，已經可以取代傳統的DSP處理器成為偵察信號處理器件的首選。

表1 浮點FFT的性能對比（單位：μs）

表2給出了系統的數據傳輸能力測試結果。由于RapidIO為8 B／10 B編碼且基于事務包傳輸，因此編碼效率為 0.8，有效數據載荷只有 0.9 左右［13］。RapidIO接口的總有效帶寬需要乘以0.8和0.9，GTY和GTH接口的總有效帶寬計算方法和RapidIO接口相同。由表2可以看出，與CPCI總線的4 Gbit／s或者VME總線的1.28 Gbit／s相比，偵察處理機的數據傳輸帶寬有數量級的提升。

表2 數據傳輸能力測試結果

4 結束語

本文在研究VPX標準的基礎上設計了一種基于VPX總線的新型高性能通用偵察處理機，其硬件平臺具有集成度高、控制靈活、可擴展性強等特點，可以通過增加模塊和升級軟件實現系統功能升級拓展，是一套全開放式具有真正通用性的處理機。經過測試，該偵察處理機處理能力強、性能穩定，具有較為廣闊的工程應用前景。