一種用于DC-DC的高PSRR參考電壓電路

李 新 ，苗 薈 ,，洪 婷 ，方海燕

（1.沈陽工業大學信息科學與工程學院，沈陽110870；2.北京伽略電子股份有限公司，北京100081）

1 引言

隨著科學技術的發展，電源在通信、國防軍工、消費類電子產品、人工智能等高科技領域內的應用十分廣泛，已經深入到生產和生活的各個方面[1]。電源管理芯片在電子設備系統中承擔著對電能的變換、分配、檢測及其他電能管理的職責，其性能的優劣對整機性能有著直接的影響，因此，核心電源管理芯片的設計，在當今對電源的研究課題中，也占據著主流的地位[2]。

針對DC-DC對參考電壓的溫漂和電源抑制比性能的高要求，提出一種用于DC-DC開關電源管理芯片的高PSRR（Power Supply Rejection Ratio,電源抑制比）參考電壓電路，并對其電源抑制比性能進行優化。在-40～125℃溫度范圍內可實現低至0.877mV的基準電壓變化幅度，比文獻[5]、[9]、[10]低很多；此外也在提高PSRR的同時兼顧了低溫漂特性。

2 系統設計

DC-DC開關電源結構框圖如圖1所示。其原理為：輸入電壓的變化通過反饋電阻網絡后為Vfb，它與參考電壓Vref之間的差值經過補償網絡反向放大后輸出為Verr；誤差放大器輸出Verr與固定時鐘頻率的鋸齒波Vs做比較，當輸出電壓變大時，誤差電壓Verr反相變小，因此控制功率開關管的導通時間較短，使得輸出電壓下降，反之亦然[3]。DC-DC需要參考電壓系統提供一個精確的Vref信號，而開關電源從VIN吸取的電流是脈沖式的，VIN波動較大，故此內部電路的PSRR性能十分關鍵。針對此種情況，設計一種參考電壓電路，采用雙極晶體管型PTAT電流產生帶隙基準電壓，核心結構無需運算放大器，也因此不會受到運放失調電壓的影響[4]。同時，由BG_GOOD作為指示信號，可以在上電啟動結束之后，使供電電源由VIN轉換為2.8V的內部穩壓電源，從而不受VIN影響，提高PSRR性能。

圖1 DC-DC開關電源結構框圖

3 參考電壓電路設計

參考電壓電路整體框圖如圖2所示，主要包括：PTAT電流產生電路、帶隙基準核心電路、內部穩壓電路、電源切換電路。當帶隙電壓穩定之后，BG_GOOD指示信號為高，它是帶隙電源從VIN切換到VBIAS的必要條件之一。

圖2 參考電壓電路整體框圖

3.1 PTAT電流產生電路

PTAT電流產生電路如圖3所示。三極管Q3～Q6以及電阻R2構成交叉結構的PTAT產生電路，從中產生出PTAT電流。PM2、PM4尺寸相同，構成電流鏡，且電流相同均為Io。

根據雙極晶體管集電極電流IC與基極-發射極電壓VBE的關系式IC=ISexp(VBE/VT)以及熱電壓的定義VT=kT/q，有：

可推導出：

其中n、r為管子的個數，皆為4。所產生出的電流和絕對溫度成正比。與傳統的PTAT電流產生電路比較，該電路無需運算放大器，從而避免了由于運放的不對稱性造成輸入失調而使輸出電壓產生誤差；也避免了失調電壓隨溫度發生變化令基準電壓的溫度系數隨之增高[5]。PM5和R0會對PTAT注入一個永久存在的啟動電流，助其擺脫簡并態，同時為Q3和Q4提供基極電流，避免了電流偏差。PTAT電流產生電路為帶隙基準核心電路提供了一個PTAT電流，通過PM2和M0構成的電流鏡，接入帶隙基準核心電路。

3.2 帶隙基準核心電路

圖3 帶隙基準電路圖

該帶隙電路注重電源抑制比性能。一種提高電源抑制比的方法是引進反饋回路，令Q0、Q1的電流由上面PTAT電流產生電路的PMOS管M0提供，M0的電流從PTAT電流源鏡像而來。M0的存在可以提高PSRR的能力。帶隙電路中存在由M0～M4和Q0、Q1構成的反饋環路，如果由于某些原因，使Q0、Q1集電極電流增加，而M0提供的電流基本不變，則NMOS管M4柵極電壓降低，Q0、Q1基極電壓也降低，集電極電流隨著減小，反之亦然。M3柵極-源極跨接的電容是米勒補償電容，可以增加相位裕度。

第二種提高電源抑制比的方法是當芯片上電啟動后，帶隙模塊供電電源由VIN切換到內部穩壓電源。在DC-DC的VIN為3V到6V變化時，使其不受 VIN變化的影響。左側 M1、M2、Q0、Q1組成的帶隙基準核心電路產生穩定的基準電壓后，M3導通，即M3上的電流為上述產生的PTAT電流，通過電流鏡將此 PTAT 電流鏡像為 Q10的 IC；PM15、PM14、Q8、Q7構成另一個PTAT電流產生電路產生Q10的IB，設計使IC大于IB,Q10導通經過遲滯電路和兩個反相器BG_GOOD變為高電平，其中反向器對信號進行整形，此時將供電電源轉換成內部穩壓電路進行供電，從而提高PSRR。反之，M3關斷，BG_GOOD為低電平。

3.3 內部穩壓電路

內部穩壓電路如圖4所示。它是一個LDO電路，包含誤差放大器、阻抗衰減緩沖器、功率級。參考電壓由上述帶隙基準核心電路產生；誤差放大器第一級為折疊共源共柵放大器，折疊共源共柵結構能夠提高增益和PSRR[7]；第二級采用帶Shunt負反饋結構的動態電流偏置緩沖器[8]，PM15是功率管驅動buffer，Q4為PM15的并聯反饋器件，buffer的等效輸出阻抗為：

可將buffer的輸出阻抗減小β倍（β為Q4的電流放大倍數），又由P2和PPOW的相對關系：

可以形成極點-極點追蹤效果[2]，其中，米勒電容將主極點與次極點分開，提高相位裕度。采用此種頻率補償方法來增加LDO環路的穩定性，能夠在VIN為3V到6V變化時產生2.8V穩定電壓。

圖4 內部穩壓電路圖

3.4 電源切換電路

電源切換電路如圖5所示，當帶隙基準電路穩定后，BG_GOOD為高電平，此時NM0導通使I0輸出高電平，與VB_OK信號共同作用使與非門I1輸出低電平，則反相器 I2、I3輸出為高，從而使 PM2、PM9、PM7不導通；NM2導通使PM7漏端電壓拉為低電平，從而PM6導通，使輸出為VBIAS的電壓，反之輸出VIN，其輸出接圖3電路的ADD引腳，實現了當帶隙電壓穩定后，將帶隙電源ADD從VIN切換到VBIAS的功能。

圖5 電源切換電路圖

4 電路仿真與測試結果

使用Spectre軟件對設計的參考電壓電路進行仿真：

(1)在正常工作條件下，帶隙電路的電源由內部穩壓器（VBIAS）提供，而在芯片上電過程中，其電源是由VIN直接提供的，等到VBIAS穩定之后，再把電源從VIN切換到VBIAS。因此，需要驗證不同條件下帶隙和VBIAS穩壓器的啟動過程。由于VBG穩定之后，作為內部穩壓器的參考電壓，所以內部穩壓器的啟動時間比帶隙電路啟動時間晚30μs左右。仿真結果如圖6、圖7所示，帶隙和內部穩壓器均能正常啟動。

圖7 內部穩壓電路啟動波形圖

(2)對溫度進行直流掃描。在典型條件下，帶隙電壓值大約為1.2V，在-40℃～125℃范圍內的最大值和最小值之差為0.877mV。以此為條件模擬的結果如圖8。

圖8 溫度特性典型曲線圖

(3)對電源抑制比進行仿真。帶隙電路自身的電源抑制比非常高，低頻段大于80dB，100kHz時大于50dB。另外，正常工作時帶隙電路由VBIAS供電，內部穩壓器的電源抑制能力會進一步隔絕VIN對帶隙電壓的影響。在此條件下的模擬結果如圖9。

圖9 電源抑制比曲線圖

(4)設置VIN值為3V、6V，在不同負載條件下對溫度進行直流掃描分析。VBIAS的常溫典型值為2.8V，最大值為2.886V，最小值為2.732V。在此條件下的模擬結果如圖10。

圖10 VBIAS穩壓電路仿真圖

(5)對VBIAS穩壓電路環路的穩定性進行仿真。在不同溫度、不同負載和不同工藝角下，對穩壓電路進行stb仿真，通過曲線可以看到buffer的輸出極點與內部穩壓器的輸出極點移動一致，形成極點-極點追蹤，在DC-DC的VIN變化時，能夠為基準電壓穩定供電2.8V，使其不受VIN變化的影響。在此條件下的模擬結果如圖11。

圖11 VBIAS穩壓電路環路仿真圖

5 結束語

本設計實現了一種用于DC-DC開關電源的參考電壓電路，利用了負反饋網絡和BG_GOOD指示信號指示VIN與VBIAS的變換，從而提高了基準電壓的電源抑制特性。雖然增加了電路的復雜度和芯片面積，但能夠完全隔離VIN變化對基準電壓的影響，得到高精度的參考電壓，來消除縮放分壓和誤差放大器電路的失調誤差。該電路可以應用于高性能的DC-DC開關電源管理芯片中。經過Spectre軟件的仿真，各項指標均滿足要求。