一種基于可編程SoC的小型化波控單元設計

洪 偉，鐘 文，錢倩云

(中國船舶重工集團公司第七二三研究所，江蘇 揚州 225101)

0 引 言

波束控制單元是相控陣面的重要組成部分。在工程實踐中不僅要快速精確地計算出各個陣面單元移相器的波束控制數碼，對天線單元之間的幅度和相位誤差進行修正補償，使天線快速準確地指向預定的空間方向，且需要對移相器的工作狀態、故障等信息進行監測和控制，還要滿足在天線測試狀態下能夠靈活單獨地控制每一個移相器的波束控制數碼和工作狀態，完成天線的測試[1]。

可編程SoC是以傳統的現場可編程門陣列(FPGA)結構為基礎，將專用的中央處理器單元和可編程邏輯資源集成在單個芯片中，可編程SoC設計更加靈活，體積顯著縮小，可靠性和系統整體性能明顯提高[2]。本文使用可編程SoC設計了一種小型化波控單元。

1 設計方案

波控單元主要由SoC控制器、DDR3存儲器、Flash存儲器、網絡接口模塊、電平轉換模塊、時鐘模塊和電源模塊組成，波控單元組成框圖如圖1所示。SoC控制器是波控單元的核心，實現對系統命令的解析，波束指向的解算，陣面各模塊控制邏輯的產生以及陣面狀態的監測。DDR3存儲器作為大容量高速存儲單元，為SoC控制器的運行提供程序執行空間和數據存儲空間，同時為陣面校正數據提供高速緩存。Flash存儲器作為非易失性存儲單元，用于SoC控制器啟動程序和執行程序的存儲，同時用于陣面校正數據的存儲。網絡接口模塊收發千兆以太網數據，用于波控單元與系統設備之間的命令和數據傳輸。電平轉換模塊對波控單元輸入輸出信號進行變換，以滿足各模塊不同的信號電平需求，并對輸出控制信號驅動強度進行調整，保證信號傳輸質量。時鐘模塊根據系統參考時鐘產生波控單元各模塊所需的工作時鐘。電源模塊對輸入供電電源進行變換、濾波，為各模塊提供符合要求的電源。

圖1 波控單元組成框圖

2 工程設計

2.1 硬件設計

SoC控制器、DDR3存儲器、Flash存儲器、網絡接口模塊和電平轉換模塊構成了波控單元的核心電路，本文著重對核心電路設計進行詳細說明。

2.1.1 SoC控制器選型及設計

常用的可編程SoC控制器實現方案主要有2種：一種是在FPGA上部署軟處理器實現，例如在賽靈思公司的FPGA上部署MicroBlaze處理器；另一種是直接使用集成了硬處理器和可編程邏輯的器件，例如賽靈思公司的ZYNQ系列器件。雖然使用軟處理器的方案靈活性更高，但是軟處理器的性能通常遠低于硬處理器。以賽靈思公司的產品為例，典型應用下，MicroBlaze的性能不到ZYNQ中處理器性能的十分之一[3]。SoC控制器是波控單元的核心，其處理能力的高低直接影響到波控單元的性能，所以本設計使用集成了硬處理器的ZYNQ系列器件作為SoC控制器，通過對資源和功能等因素的綜合考慮，實際選用器件型號為XC7Z045，該型器件擁有約17 Mb的內部存儲器和350個通用IO引腳。

SoC控制器內部分為處理器系統(PS)和可編程邏輯(PL)系統2個部分，SoC控制器的硬件設計主要包括電源設計、啟動模式設計和信號接口設計。SoC控制器PS和PL的供電是完全獨立的，在器件內部也是相互隔離的，但是根據波控單元應用場景以及從簡化設計的角度考慮，本設計將PS的VCCPINT與PL的VCCINT合并供電，PS的VCCPAUX、VCCO_MIO0和VCCO_MIO1與PL的VCCAUX合并供電，PS的VCCPLL通過濾波電路后與PL的VCCAUX合并供電，減少了電源種類，簡化了電源網絡，節省了設計空間。SoC控制器的基礎啟動模式有5種，通過啟動模式選擇引腳MIO[5∶3]設置，本設計選擇使用Quad-SPI啟動模式。MIO[5∶3]在啟動時需要設置為“100”，由于MIO[5∶3]同時為啟動Flash存儲器的信號引腳，所以不能直接接固定電平，需要通過20 kΩ電阻上拉或下拉至所需電平。SoC控制器PS的IO分為3個Bank(Bank500，Bank501和Bank502)，用于啟動的程序存儲Flash連接至Bank500，網絡接口模塊連接至Bank501，DDR3存儲器連接至Bank502；PL的IO分為8個Bank，波控單元所有對外接口通過電平轉換模塊與PL的IO連接。

2.1.2 存儲器設計

波控單元的存儲器包括高速的DDR3存儲器和非易失性的Flash存儲器。DDR3存儲器與PS的DDR3存儲器專用引腳連接，本設計選用DDR3存儲器型號為MT41J256M16，數據寬度16位，數據深度256 M，存儲容量512 MB，可以同時滿足SoC控制器程序運行和陣面校正數據緩存的需求。DDR3存儲器作為高速器件，運行頻率極高，為保證其穩定可靠運行，在信號等長和信號隔離2個方面進行了重點設計。DDR3信號分為3組：2組數據信號和1組地址與控制信號。數據信號參照同組的DQS做等長設計，地址與控制信號參照CK信號做等長設計，數據信號和地址與控制信號在不同布線層布線并通過電源或地平面隔離。Flash存儲器采用了程序存儲和數據存儲分開的設計，程序存儲器存放SoC控制器啟動程序和執行程序，與PS的IO連接；數據存儲器存放陣面校正數據，與PL的IO連接，存儲器統一選用串行NOR Flash，最大容量2 Gb。Flash存儲器數據信號參照時鐘信號做等長設計并在信號線串接15 Ω匹配電阻。

2.1.3 接口模塊設計

波控單元的接口模塊包括高速的網絡接口模塊和低速的電平轉換模塊。網絡接口模塊主要由網絡接口芯片和網絡變壓器組成，工作速率10/100/1 000 Mbps，通過RGMII與SoC控制器連接。為達到最佳性能，采取了如下設計：RXD[3∶0]和RX_CTL參照RX_CLK信號做等長設計，TXD[3∶0]和TX_CTL參照TX_CLK信號做等長設計，網絡變壓器底部禁止布線并做挖空處理。電平轉換模塊主要由雙向電平轉換芯片和RS422收發器組成，SoC控制器單端輸入輸出信號電平+3.3 V，波控單元單端輸入輸出信號電平+5 V，兩者通過雙向電平轉換芯片實現對接，波控單元單端信號輸出端通過串接電阻改善信號質量以達到最佳長線傳輸性能。

2.2 軟件設計

波控單元的軟件設計主要就是SoC控制器的軟件設計，分為PS軟件和PL軟件2個部分，波控單元軟件架構框圖如圖2所示。PS軟件由1個主程序和多個任務處理子程序組成，主程序實現網絡通訊和任務調度功能，將接收到的命令和數據按照任務類型分發給相應的任務處理子程序處理，并將任務處理子程序的執行結果發送給系統，任務處理子程序是任務的具體執行者，處理的任務包括波束控制任務、陣面監測任務和一些其它任務。PL軟件由可編程邏輯模塊組成，主要包括T/R組件控制模塊、陣面狀態控制模塊和陣面狀態監測模塊，T/R組件控制模塊產生符合時序要求的信號，控制T/R組件的幅相參數和收發狀態，陣面狀態控制模塊產生電平控制信號，控制陣面的變頻、開關和電源等模塊，陣面狀態監測模塊通過串口收集電源狀態、環控狀態等信息。

圖2 波控單元軟件架構框圖

2.2.1 軟件流程設計

軟件工作流程如圖3所示。主程序啟動后先執行初始化操作，初始化操作包括對硬件模塊的初始化和對軟件模塊的初始化，初始化完成后啟動網絡監聽服務程序，等待系統發起網絡連接并與之建立連接，與系統的網絡連接建立后便可接收命令，通過對命令類型的識別任務調度調用不同的任務處理子程序具體處理命令內容，任務結束后返回主程序繼續等待接收命令，開始下一個任務周期。波束控制任務作為波控單元最主要的任務，本文對其工作流程進行詳細說明。波束控制任務處理子程序被主程序調用后，首先執行波控碼計算和補償操作，對命令內容進行解析，獲取頻率、角度和模式等波束參數并結合陣面參數計算出陣面每個通道的幅相碼，并用該計算值查找陣面幅相補償表，得到每個通道的幅相控制碼，然后執行設置PL模塊參數操作，將幅相控制碼和其它控制參數寫入PL的邏輯功能模塊中，最后執行輸出同步信號操作，觸發PL的邏輯功能模塊產生控制信號完成陣面設置。

圖3 軟件工作流程圖

2.2.2 T/R組件控制模塊設計

圖4 T/R組件控制模塊框圖

T/R組件控制模塊由接口控制器、同步控制器、并串轉換控制器、通道參數寄存器和并串轉換寄存器組成，T/R組件控制模塊框圖如圖4所示。PS軟件將T/R通道參數通過接口控制器寫入通道參數寄存器，每個T/R通道對應一個通道參數寄存器，通道參數寄存器在并串轉換控制器的控制下經過并串轉換寄存器產生串行的數據信號DATAn，并串轉換寄存器由并入串出的移位寄存器實現，并串轉換控制器控制并串轉換時序并產生串行時鐘信號CLK和使能信號CS等信號，同步控制器根據系統觸發信號產生T/R組件收發切換信號T/R和同步信號SYNC等。

3 試驗結果

波控單元設計完成后，使用計算機模擬系統設備，通過網絡向波控單元發送測試數據，對波控單元工作流程和輸出控制時序進行驗證。波束參數通過網絡發送到波控單元，PS軟件對波束參數處理完畢后控制PL模塊產生控制信號輸出，控制信號時序如圖5所示，在時鐘信號和使能信號的控制下，通道參數以串碼的形式依次打入T/R組件，最后在同步信號的控制下完成波束指向的改變。

圖5 控制信號時序

4 結束語

本文設計的波控單元實現了對陣面的快速控制和全面監測，具有小型化、高可靠和控制靈活等優點，尤其適用于空間有限的小型相控陣面設計。