基于ARM的線陣CCD可調積分時間設計

高璐 王俊達 馮彥睿

摘要：為滿足CCD不同積分時間的需求，利用STM32單片機定時器的PWM模式產生CCD驅動信號，同時利用上位機控制產生SH信號的定時器，實現積分時間的實時調節。

關鍵詞：CCD；定時器；PWM；積分時間

中圖分類號：TH841 文獻標識碼：A 文章編號：1007-9416（2018）07-0189-01

光譜分析廣泛使用冶金、檢測等行業，用于測量被測樣品元素種類以及含量。為生產提供了很大便利，線陣CCD-TCD1304DG傳感器是目前光譜分析常用感光器之一，需要三路驅動信號CCD工作，目前積分時間設定為一個固定值，但是不同測量元素需要積分時間不同，為了滿足不同積分時間的要求，通過STM32單片機采用控制SH頻率實現對積分時間控。

1 驅動信號設計

CCD工作要求三路驅動信號M、SH、ICG，STM32F407開發板作為主控芯片，主頻為168MHz，內部集成有14個定時器，分別設置定時器3、4、13為PWM模式，設定不同頻率和占空比，輸出三路信號驅動CCD。其中SH的頻率設定為上位機控制輸入，TIM3_PWM_ Init（x*20-1，41）函數設置頻率，TIM_SetCompare1（TIM3，x*20-10）函數設置占空比，通過上位機輸入的X值輸出不同頻率的SH信號。積分時間其實就是標志采集周期結束的SH下降沿到倒數第一個SH下降沿，可調積分時間就是改變兩個下降沿的時間。

當ICG信號為低電平時，積分清除門處于開啟狀態（相當于光敏區與模擬移位寄存器導通）；如果這段時間內，SH的下降沿被檢測到，光敏區采集到的光信號電荷包就被轉移到移位寄存器中，并在ICG信號回到高電平時移位輸出。SH、ICG信號如圖1所示，通過不同頻率SH信號，得到不同的積分時間Tint。

SH最大周期即ICG周期，此時SH信號頻率和ICG信號頻率相同，兩個下降沿的時間為10Ms，是最大積分時間；設置SH周期減半，即二分法，將SH時間等分為5Ms，從而使得兩個下降沿的時間變為5Ms，SH信號的頻率提高一倍，積分時間變為原來一半；再該基礎上再次減半，SH頻率變為四倍，積分時間再次為前一次一半；通過不斷二分周期將積分時間在需要的范圍內進行更改，進而對兩個下降沿時間更改，從而實現積分時間可調。實現了SH最高頻率100KHZ，積分時間為10Us；SH最低頻率100HZ，積分時間為10Ms。圖2（a）最小積分時間10Us；圖2（b）積分時間1Ms；圖2（c）最大積分時間10Ms，圖中波形順序依次為ICG、SH信號。

CCD能夠正常工作驅動信號要求驅動時序，需要設定ICG下降沿和SH上升沿間隔500ns，偏差不超過100ns。ICG上升沿在M高電平時期，并且在M高電平期間ICG從低電平恢復為高電平狀態。圖2所示已經設計得到符合CCD工作時序的SH、ICG信號，為得到符合時序的M信號，通過延時函數delay_100ns（t），延時t*100ns，獲得合適的M相位關系。如設定延時函數為delay_100ns（6），t為250時，延時400ns，實際積分時間40Us，三路信號時序符合時序要求。

2 設計測試

將設計的驅動信號來驅動CCD工作，通過得到低壓汞燈譜圖判斷是否驅動信號能夠驅動CCD正常感光。測試結果與標準譜圖峰值一致，說明驅動信號設計可靠。

3 結語

利用定時器的PWM模式產生的脈沖模擬方波，驅動CCD感光采集光信號的設計是可行的。利用上位機對PWM波頻率的控制實現改變積分時間的方式，不僅設計簡單，操作方便，而且PWM波形規整，不需要濾波整型電路，降低了PCB設計成本。

參考文獻

[1]遲涵文，朱禮堯，吳濤，趙志勇，鄧士杰.基于單片機的線陣CCD驅動模塊硬件設計與實現[J].國外電子測量技術，2015，34（11）：76-79.

[2]章琦，陳惠明，毛玉兵，白嵐.線陣CCD驅動時序及信號采集系統的設計[J].儀表技術與傳感器，2010，（02）：75-77.

[3]虞益挺，饒伏波，喬大勇，苑偉政.一種新型CCD驅動電路設計方法[J].傳感技術學報，2005，（02）：388-390.

[4]劉艷，趙洪，于效宇，丁倩.一種可調線陣CCD信號采集處理系統[J].半導體光電，2009，30（02）：294-299.

[5]胡開付，王雙保.基于FPGA的CCD光積分時間大范圍實時自調節系統[J].大氣與環境光學學報，2012，7（05）：376-384.