CMOS測頻測速儀的原理及應用

曼 納 沈海軍 鄭祖平 趙宏衛

1.新疆特種設備檢驗研究院；2.上海交通大學

引言

電力系統中頻率與電壓是衡量電能質量的兩大重要指標，頻率偏差的大小不僅對電力生產企業而且對除照明及電熱負荷以外用戶的機電設備(如水泵，風機等)的使用效率都會產生影響，為此精確地測量電網頻率并在一定范圍內(±0.1HZ～±0.5HZ)迅速準確無誤地顯示是對頻率測量儀的基本要求，尤其在當今提倡行業達標的前提下，顯得更為重要。

隨著電子技術的迅猛發展，電子元器件亦在不斷地創新提高，頻率測量儀采用的元器件也從分立元件過渡到集成電路，本文主要介紹一種新穎的采用CMOS電路器件構成的測頻測速裝置。

1 工作原理

測頻測速裝置的工作原理如圖1所示，整個頻率測量由基準環節、采樣環節、門電路環節和測量環節共同來實現。

圖1 頻率測量原理圖

2 具體設計實現

2.1 基準環節

基準環節由晶振單元與分頻單元組成如圖2所示。晶振單元由電阻R0和與非門YF0及石英晶體振蕩器Q并聯后，構成性能穩定可靠的振蕩回路。分頻單元由記數器4518及4018組成，其中4518是一種用途廣泛雙片獨立的十進制計數器，4018是可預置數1/N的計數器。4兆的信號經二級4518計數器U1，U2分頻后再輸至4018計數器U3，其輸出信號通過一個轉換開關ZK1的切換并經一個或門電路及最后一級4518計數器U4，最終可獲得一個周期為1.25秒或0.75秒，占空比均為20%的基準信號電壓V(b)，為后面的頻率測量或轉速測量提供必要的基準。

圖2 基準環節原理圖

2.2 采樣環節

圖3 采樣環節原理圖

如圖3所示，采樣環節由整型單元與倍頻單元組成。整型單元由電阻R1/R2、電容C1/C2、二極管D1和光隔器件GG構成簡易、可靠和實用的電路。當輸入頻率為零(即直流)的電壓U(f)或輸入回路斷開時，光隔輸出電壓V(f)為1即高電位；當輸入頻率為f的交流強電電壓U(f)經R1、C1濾波，再通過R2、C2隔直分壓輸至光隔器件GG兩端時，在光隔器件GG另兩端即可得到頻率亦為f，幅度為0～Vdd(即0～1)，占空比固定的交變弱電信號電壓V(f)，至此達到強弱電可靠隔離的目的。

倍頻單元是裝置的核心部分，由計數器4518，4018和鎖相環4046構成1 000倍頻的電路，鎖相環輸出電壓V(d)接至后面測量環節中的計數單元，計數器4518，4018在這里用作分頻，組合成1 000倍頻的電路，鎖相環4046是一種精密的、多用途的由相位比較器、低通濾波器和壓控振蕩器等環節組成的相位同步自動控制電路。通過適當的配置外部元件，就可在鎖相環輸出端4處得到一個占空比為50%、頻率相比輸入端14處高 1 000倍的方波信號電壓V(d)。此外，為提高抗干擾的能力，在鎖相環禁止輸入端5處，設計了輔助電路，可保證當沒有施加電壓U(f)時即便在強電磁場的環境里輸出仍舊為0，以避免最終出現異常閃爍顯示的情況。

2.3 門電路環節

為了能更好地提高測量精度及穩定顯示，設計了如圖4所示的門電路并繪出了各點相關波形。

圖4 門電路環節原理圖

當基準信號電壓V(b)下跳變結束后，電源VDD經R8和R9分別加至與非門YF4YF6的輸入端，則與非門YF5輸出為高電平1，YF6輸出為低電平0。當基準信號電壓V(b)上跳變為臨時電容C6瞬間等效于短接，與非門YF6的輸入端J處仍為高電平，使與非門YF6輸出狀態不變；另一方面基準信號電壓V(b)經與非門YF3倒相后狀態剛好相反，此時與非門YF3輸出為下跳變，電容C7瞬間等效于短接，與非門YF4的輸入端I處呈低電平，電源VDD經R8向電容C7充電，經短暫的R8，C7時間tw延遲后又恢復至高電平。為增加跳變的陡度，經兩級與非門YF4及YF5，在與非門YF5的輸出端得到和與非門YF4的輸入端I處變化一致的控制信號電壓V(L)。同理，當基準信號電壓V(b)下跳變來臨時電容C6瞬間等效于短接，與非門YF6的輸入端J處則為低電平，與非門YF6輸出轉為高電平，這時候電源VDD經R9向電容C6充電，經短暫的R9，C6時間tw延遲后與非門YF6的輸入端J處又恢復至高電平，與非門YF6輸出控制信號V(c)亦恢復至低電平；當基準信號電壓V(b)下跳變來臨的同一時刻，與非門YF3輸出為上跳變，與非門YF4的輸入端I處仍維持為高電平，與非門YF5輸出控制信號電壓V(L)狀態不變。至此，可以看出，當占空比為80%的基準信號電壓V(b)經門電路環節轉換后輸出兩個控制信號電壓V(L)及V(c)，分別去控制測量環節里的計數單元4518中的置零端R及譯碼單元4511中的鎖存端LE。

2.4 測量環節

如圖5所示，測量環節由計數單元與譯碼單元組成，計數單元由4518計數器采用串行輸入并行輸出的連接方法構成5位有效數測量，與前面介紹有所區別的是這里4518計數器所有的置零端R連在一起受門電路環節輸出信號電壓V(c)的控制。

圖5 測量環節原理圖

4518計數器特定的功能如表1所示，下面對計數單元的工作原理作簡單介紹：當施加在計數單元第一級4518計數器輸入端CLK上的基準信號電壓V(b)為低電平時段TL，計數器輸出處在計數狀態，具體數值由計數器的另一輸入端EN上的倍頻信號電壓V(d)的頻率決定；當施加在計數單元第一級4518計數器輸入端CLK上的基準信號電壓V(b)為高電平時段TH，計數器處在保持狀態，仍保持計數時段最后一刻所記錄的數值，然后按照基準信號電壓V(b)的周期TB重復上述現象。如果基準信號電壓V(b)的周期TB選擇定為1.25秒占空比為20%的標準信號，則基準信號電壓V(b)的低電平時段TL為1秒也就是計數器執行計數所持續的時間為1秒，其輸出端的第一位就得到1 000f的個數脈沖。

同理，如果基準信號電壓V(b)的周期TB選擇定為0.75秒、占空比為20%的標準信號，則基準信號電壓V(b)的低電平時段TL為0.6秒，其輸出端的第一位就得到600f的個數脈沖，若頻率f此時為50周波的工頻，對應的輸出則可根據圖2中轉換開關ZK1的定位得到不同周期TB的基準信號電壓V(b)，進而得到50 000顯示或30 000顯示，再適當控制小數點位置的指示就很容易實現頻率與轉速之間的測量轉換。

另外為保證測量計數的精度，每次計數刷新(即置零)所需的時間tw，也就是經門電路環節轉換后輸出其中一個控制信號V(c)的高電平持續的時段控制在5us左右，這樣既能滿足4518計數器固有轉換所需必要時間(約0.8us)，又能確保遠小于倍頻信號電壓V(d)的周期(當測量頻率f為工頻50或60赫茲時倍頻信號電壓，V(d)的周期為20或16.67 us)。所以在每個計數時段TL內，計數器所計得的倍頻信號電壓V(d)的脈沖信號與實際輸入的脈沖個數之間最大偏差為一個脈沖信號，可見其測量精度是相當高的，計數器各級之間串行輸入連接后并行輸出至后面的譯碼單元所對應的4511譯碼器上，為下面的譯碼顯示做好準備。

表1 4518功能表

2.5 譯碼環節

譯碼單元由4511譯碼器組成，其作用是將4518記數單元所輸出的BCD碼變成直接可供顯示的帶功率放大的電路。此外，該譯碼器還具有鎖存，消隱功能，其連接方法如圖6所示，其中A～D為譯碼器輸入端接受BCD碼，a～g為譯碼器輸出端，LE為鎖存端，當LE端為高電平時，譯碼器處在鎖存狀態，即輸出端鎖定在輸入端傳輸時段最后一刻所輸入的數據；而當LE端為低電平時，譯碼器處在傳輸狀態，即輸出端接受輸入端傳遞的BCD碼并經譯碼處理后驅動數碼顯示塊。整個譯碼單元由五塊4511譯碼器及對應的五塊數碼顯示塊構成，如測量的為頻率信號則相應的千位顯示器上的小數點點亮，這樣就可構成帶三位小數點的五位有效數的頻率指示，如測量的為轉速信號則相應的十位顯示器上的小數點點亮，這樣就可構成帶一位小數點的五位有效數的轉速指示。譯碼單元中所有譯碼器的鎖存端LE連在一起，受門電路單元輸出的信號V(L)的控制，控制信號V(L)與基準信號電壓V(b)的周期一致，控制信號V(L)中的高電平所持續的時間tw與施加在計數單元4518置零端R上的控制信號V(c)中的低電平所持續的時間相一致。另外在每個數碼管(LED)的公共端bus處，設計了分壓電路，適當的調整電位器W1～W5后，可以保證當譯碼器輸出發生改變時亮度保持前后一致。

圖6 譯碼環節原理圖

3 結語

本裝置除采用少量的分立元件，其余部分由CMOS電路組成，由于構思新穎，設計獨特，加之采用的器件普及，因而具有精度高、功耗低、價格廉等優點，經實驗室長期使用，性能穩定，可靠性高，具有較高的應用價值。