基于SOGI的記憶相位延遲鎖相環(huán)研究

時維國, 劉晨

(大連交通大學 電氣信息學院，遼寧 大連 116028)

0 引 言

隨著分布式發(fā)電系統(tǒng)的發(fā)展，并網(wǎng)逆變器的應(yīng)用越來越廣泛[1]。在并網(wǎng)逆變器控制策略中，三相靜止坐標系與兩相旋轉(zhuǎn)坐標系之間的變換會用到電網(wǎng)電壓的相位角，因此，獲取實時準確的電網(wǎng)電壓相位角是并網(wǎng)逆變器實現(xiàn)精確控制的前提。鎖相環(huán)分為開環(huán)鎖相環(huán)和閉環(huán)鎖相環(huán)兩大類，由于開環(huán)鎖相環(huán)響應(yīng)速度慢，精度低，所以閉環(huán)鎖相環(huán)更適合響應(yīng)速度快，高精度的場合[2]。目前最常用的鎖相環(huán)技術(shù)是基于同步旋轉(zhuǎn)參考坐標系的鎖相環(huán)[3](Synchronous Rotating Frame Phase Locked Loop,簡稱SRF-PLL)。但是電網(wǎng)出現(xiàn)不平衡電壓時，鎖相環(huán)輸出相位波動，相位差出現(xiàn)兩倍頻的較大脈動[4-6]。近年來，很多學者采用特定的濾波技術(shù)對不平衡電網(wǎng)電壓進行正負序分離，然后對正序分量(Positive-Sequence Component,簡稱PSC)進行提取。文獻[7]提出基于全通濾波器的鎖相方法，但是，當電網(wǎng)含有諧波時，該方法的鎖相誤差變大。文獻[8]提出了基于雙二階廣義積分的鎖相環(huán)DSOGI-PLL(double second order generalized integrator-PLL)，但是由于信號調(diào)理電路可能會引起直流偏置，所以會造成鎖相精度的下降。文獻[9-11]是在SRF-PLL中的Park變換后且在PI控制之前，通過d軸分量進行濾波(陷波)等處理，消除二倍頻以及其他低頻分量，進而得到準確的相位信息。考慮到有些場合需要鎖相算法簡潔以及系統(tǒng)延時小等因素，該方法不再適應(yīng)。

本文提出基于二階廣義積分的電壓信號延遲的新的電網(wǎng)電壓正負序提取和分離方法，仿真試驗證明，該鎖相環(huán)在電網(wǎng)不平衡電壓、諧波電壓及頻率變化下，仍然具有高精度的鎖相性能。……