基于USB3.0的小型化通用測試平臺設計

，

(上海航天電子技術研究所，上海 201100)

0 引言

固存單元模塊作為數據的存儲的功能單元，在衛星、船器、火箭領域中都有廣泛的應用，針對不同應用領域，其功能要求、技術條件也不一樣，因此，提出的測試需求也不一樣，普通測試設備因功能固化，接口種類單一，很滿足多型號的測試需求，往往需要多臺測試設備配合測試，測試復雜度高。而高性能的測試設備，大多采用PCIE總線，對測試計算機性能要求高，設備笨重，不便于移動，靈活性較差。USB傳輸技術具有通用性強，便攜性高，傳輸速度快，支持熱插拔，獨立供電，可擴展性強，功耗低的優點[1]，一直作為與計算機通信的主流傳輸技術，目前，新一代的USB3.0技術已經商用，USB3.0技術的傳輸速度已經達到5 Gb/s,相比USB2.0提高了10倍[2]，在擁有諸多其他總線無法比擬的優點外，其性能得到了大大的提高，使得利用USB總線技術進行高速數據傳輸成為了可能。本文設計的小型化通用測試平臺利用充分利用USB3.0技術的優勢，針對需求，無論是在硬件電路還是在軟件實現上都進行了通用性設計，將整個測試平臺做到小型化，通用化，高性能，低功耗，是航天領域中測試系統的一種新的解決方案，具有很強的實用性，也符合高性能、低成本、通用性的產品研發理念。

1 通用測試平臺系統架構

本通用測試平臺主要想實現的功能分為兩大部分，一是能夠將計算機中的數據傳輸給測試平臺，測試平臺產生數據輸出，完成數據源模擬以及遙控數據輸出功能。二是對外部遙測數據和數傳數據進行采集，完成是將外部數字信號通過USB3.0的接口高速實時地傳輸到計算機上，并在傳輸過程中或存儲后進行數據處理、分析。本測試平臺具有的性能如下：

1)1.2 Gbps高速數據傳輸；

2)具備LVDS接口；

3)具備RS422接口；

4)具有軟件實時數據處理功能；

5)具有1 Gbps實時存盤功能；

6)具有數據模擬功能；

7)具有重配置功能。

根據使用需求，將通用測試平臺進行功能層次劃分，主要分為軟件應用層、硬件實現層、接口交互層。測試系統原理框圖如圖1所示。

圖1 系統組成框圖

軟件應用層，主要包括測試平臺的人機界面顯示、數據傳輸控制和命令交互控制、數據分析三個部分[3]。主要完成測試數據和測試參數的輸入，采集數據的分析、比對、存儲，以及測試平臺運行狀態的顯示。

硬件實現層，主要包括USB傳輸控制、數據存儲控制、數據組幀以及各測試功能的實現。測試功能的實現主要是通過對測試需求按功能進行分割，進行模塊化設計，包括遙控輸出單元的邏輯設計，遙測接收單元的邏輯設計、載荷模擬的邏輯設計以及數據采集單元的邏輯設計。最終完整個平臺測試功能的集成。

接口交互層，主要是完成測試設備與被測設備的連接，包括節點、通道的分配，輸入輸出電平的匹配。由于不同被測設備的輸入輸出接口的差異，以及測試需求不同，因此，需要動態的改變接口參數，以匹配不同的被測設備的測試要求。實現通用性。

2 通用測試平臺硬件設計

2.1 電路設計

根據使用需求以及開發成本，以及開發周期等方面的綜合考慮，本測試平臺硬件板卡采用USB3.0接口芯片+ FPGA +大容量緩存的架構實現。硬件框架結構如圖2所示。

圖2 硬件框架結構圖

該測試平臺板卡使用的FPGA選用XILINX公司的XC7K160T-FFG676，該芯片屬于Kintex-7系列的FPGA，具有162,240個邏輯單元，11,700 Kb的RAM資源，8個時鐘管理CMT，8個GTX高速收發器，400個用戶可用IO資源[4]，是一款低成本、低功耗、高性能的FPGA，能夠滿足板卡對芯片邏輯資源，運行速度以及IO接口數量的要求。

USB3.0接口芯片選用的是Cypress公司所提供的CYUSB3014芯片，這款芯片具有高度集成的靈活性，是新一代USB3.0的外圍設備控制器[5]，而且它還提供了一個可以進行完全可配置的、并行通用的、可編程的GPIFII接口，其可以與任何處理器如FPGA相連接。該平臺USB3.0芯片與FPGA連接采用slave FIFO模式將GPIFII接口配置為32 bit并行數據線、1個時鐘線和若干控制線，用于數據和命令的傳輸控制[6]。USB3.0與FPGA通信的時鐘頻率為100 MHz，從而實現3.2 Gbps的通信總線帶寬。芯片的另一端通過線纜與計算機相連，最終完成FPGA與計算機之間的通信。

為了控制計算機與板卡之間數據傳輸、處理過程中的延時，板卡搭載了兩片鎂光公司的大容量DDR3存儲器顆粒MT41J256M16，每片顆粒大小為4 GB,通過兩片DDR3的并聯，實現8 Gb的緩存大小的板上存儲空間以及25 Gbps的數據存儲帶寬，能夠滿足平臺對存儲數據的緩存容量和速度要求。

在對外測試接口方面，為了滿足通用性，板卡采用的接口驅動芯片具有相同封裝類型，可實現LVDS接口與RS422接口的互換，增加配置靈活性。板卡采用DS90LV031A和DS90LV032A芯片作為LVDS接口驅動芯片實現模擬源發送和載荷接收功能，兩款芯片單通道可實現最高150MHz的傳輸速率。采用DS26LV031A和DS26LV032A芯片作為RS422接口驅動芯片實現遙控發送和遙測接收功能，兩款芯片單通道可實現最高30 MHz的傳輸速率。該板卡分別設計了24路LVDS和RS422輸出接口，可根據需求靈活配置多通道同步或異步接口。板卡設計了12路LVDS輸入接口和12路RS422輸入接口，用于實現多通道的載荷數據和遙測數據采集。

板卡配置模塊用于給FPGA加載程序，FPGA程序的加載分為兩種方式，一種是通過計算機進行在線程序配置，通過軟件發送指令和配置數據完成。另一種是通過板上存儲芯片，采用BPI的模式實現FPGA程序的快速配置，板上配置芯片采用PC28F00AP30，該芯片容量為1 Gb，可滿足任何FPGA文件的存儲。

板卡的系統供電輸入來自于外部5 V供電接口，板上的集成了TI公司的LMZ31710電源模塊，通過適當的外部電阻，可將5 V輸入電壓轉化為1V0、1V2、 1V5、 3V3板卡所需的各個電壓輸出，輸出電流最大為10 A，完全可以滿足整個平臺的供電。

通過以上針對固存單元模塊的測試平臺硬件設計，該平臺在硬件上具備了的通用性，能夠根據實際要求對數據收發通道進行配置，最大可實現8通道三線制LVDS和RS422數據發送和4通道三線制LVDS和RS422數據接收。在性能上，該平臺具備3.2 Gbps的數據傳輸帶寬，具備1.2 Gbps的數據實時存儲能力，具備能夠8 GB數據緩存能力，能夠滿足固存單元的測試需求。

2.2 FPGA設計

測試平臺為了滿足通用性，不僅在硬件接口上進行了設計，在FPGA軟件中，針對數據處理通用性上，也進行了設計，主要采用模塊化程序設計和參數軟件可配置的方式實現[7]。FPGA程序模塊設計框圖如圖3所示。

IO矩陣控制模塊主要用來控制FPGA的IO管腳分配，數據輸入輸出通道的選擇，包括設置遙控數據和模擬源數據發送通道位置、發送通道的使能與禁用。設置遙測數據和載荷數據的接收通道位置、接收通道的使能與禁用以及接收數據的位寬。

數據處理模塊主要根據測試需求的不同進行功能實現，主要包括遙控數據的組幀、編碼，模擬源數據的數據注入、幀頭設置、幀計數插入、數據加擾，遙測數據的采集、幀同步、校驗、數據轉發，載荷數據的幀同步、解擾、幀解析、分包上傳等處理。

圖3 FPGA模塊設計

參數配置存儲模塊主要用于存儲計算機發給系統的命令參數，包括發送模塊同、異步模式選擇參數(時鐘、門控、數據)、同步時鐘頻率參數(1～120 MHz)、異步波特率參數(9 600～192 000)、奇偶校驗設置參數、發送通道設置參數。接收模塊的幀同步頭參數、門控設置參數、加、解擾選擇參數、接收數據位寬(1 bit、2 bit、4 bit、8 bit)選擇參數等。

通道控制邏輯主要用來控制各模塊間數據流傳輸的切換，包括不同通道遙測數據以及載荷數據的循環讀取、數據的幀頭以及幀計數的插入，按照軟硬件交互協議約定格式進行上傳以及對來自計算機的數據幀進行解析并將解析數據發送到遙控發送模塊或模擬源發送模塊進行數據發送。

DDR3控制模塊主要實現對DDR3芯片的控制，利用乒乓操作的方式對數據進行寫入和讀取，用于采集數據的緩存，能夠將計算機不能及時響應的采集數據進行臨時存儲，避免數據丟失[8]。

USB控制器模塊則用來負責對USB3.0芯片的雙向傳輸控制，包括由板卡到計算機的載荷數據和遙測數據的采集和由計算機到板卡的模擬源數據和遙控數據的注入。對于待傳給計算機的數據，模塊能夠根據待上傳的數據大小進行短包傳輸、整包傳輸以及零長度包傳輸。USB控制器模塊能夠實現數據收發最高3.2 Gbps的通道傳輸速率，保證測試平臺與計算機之間的數據通信。

為了提高USB3.0的數據傳輸帶寬，測試平臺與計算機之間的數據傳輸采用數據幀的方式進行傳輸[9]，幀長固定為2048 KB。發送和接收數據幀定義如圖4和圖5所示。

圖4 發送數據幀

圖5 計算機到測試平臺傳輸數據幀

對于發送幀，即測試平臺到計算機傳輸數據幀，幀主導頭長度為4 Byte，主要用于表示數據的來源為遙測數據或是載荷數據，幀記數長度為4 Byte，用于軟件實時監測傳輸過程中是否發生丟幀，保證數據傳輸過程的正確性，數據區為對應幀主導頭的要傳輸的數據，數據區校驗采用CRC方式對所傳送的數據進行校驗，以保證采集數據的正確性。

對于接收幀，即計算機到測試平臺傳輸傳輸數據幀，幀主導頭長度為4 Byte主要用于表示數據的去向為模擬源數據或是遙控數據，數據長度為2 Byte，用于標記數據區有多少有效數據，數據區為對應幀主導頭的要傳輸的數據，無效填充用于將數據幀補齊到固定長度，以保證幀格式的統一。

3 軟件設計

開發的基于USB3.0的小型通用測試平臺涉及應用程序、驅動程序、固件程序三個方面[10]，軟件的整體方案設計如圖6所示。驅動程序采用芯片官方提供的CYUSB，重點進行了固件程序及應用程序的開發。

圖6 軟件架構

3.1 固件開發

USB3.0設備的枚舉，重枚舉，初始化工作，USB掛起時的電源管理，處理USB設備的請求，與計算機之間的通信和數據傳輸以及USB3.0協議的實現都是通過固件程序實現的[11]。

采用Eclipse開發工具結合Cypress公司的SDK中提供的相應固件框架和API函數庫進行固件程序開發。固件程序主要實現了設備的啟動停止復位、IO矩陣配置、SPI控制、GPIO控制、DMA傳輸等功能。主要的功能以及對應的實現函數見表1。

表1 主要功能及對應的實現函數表

CyFxSlFifoApplnUSBSetupCB是固件處理上位機傳來控制指令的函數，通過CyU3PUsbGetEP0Data函數獲得上位機調用ControlEndPoint端點傳來的配置指令，再通過CyU3P-GpioSetValue函數將指令配置到FPGA，實現上位機到硬件的指令設置功能[12]。

CyFxConfigFpga實現對FPGA的加載功能，當收到加載FPGA指令時，調用CyU3PSpiSetSsnLine函數重置FPGA，通過監控FPGA的INIT_B管腳判斷FPGA初始化狀態，通過CyU3PSpiTransmitWords將FPGA程序文件傳輸給FPGA，最后通過監測FPGA的Done管腳判斷FPGA是否加載成功，并通知應用程序。整個固件的框架如圖7所示。

圖7 固件架構

3.2 應用軟件開發

采用Visual Studio 2013工具，使用C++/C#語言開發Windows應用程序。開發的應用程序提供友好的操作界面，通過設備驅動程序與設備固件程序通信，具備以下功能：

1)選擇指定設備、控制設備的啟動和停止；

2)通過應用程序在線更新固件程序；

3)通過應用程序在線更新FPGA程序；

4)通過應用程序更新設備的硬件狀態，如復位等操作；

5)控制設備向上位機傳輸數據，進行實時數據處理，并顯示和存儲實時數據；

6)控制設備接收上位機傳輸的數據。

應用程序的流程如圖8所示。

圖8 軟件流程

在線加載FPGA是實現通用化設計的關鍵功能，首先加載更新FPGA的固件，然后操作應用程序載入FPGA數據文件通過USB接口芯片將FPGA程序載入FPGA芯片。

為了實現測試平臺的通用性，應用程序開發時設計了多層次的軟件架構，采用模塊化設計，多層次接口標準開放，便于迭代開發和重構，應用于不同的場合。應用軟件架構如圖9所示。

4 測試平臺驗證與分析

為了驗證整個測試平臺的性能和系統運行的可靠性，在室溫條件下，對測試平臺各個功能進行了自閉環測試， 主要包括數據的收發，數據的實時存儲，軟件的實時的數據分析、比對。測試計算機性能如下:

1)操作系統：Win7 64位。

圖9 應用程序設計

2)CPU:酷睿I7-4790K。

3)內存：DDR3 8GB。

4)硬盤：三星512 G固態盤。

測試結果見表2。

表2 測試結果

測試平臺測試結果如表2可以看出，該測試平臺具備數據收發、數據存儲以及數據實時比對功能，在開啟軟件實時分包、比對模式下，數據的實時存儲速率最大為800 Mbps，在關閉數據實時比對功能后，數據實時存儲速率最大為1 Gbps，在關閉分包功能后，數據實時存儲速率最大為1.2 Gbps數據傳輸過程中無丟幀現象出現。由此可以看出，該測試平臺能夠可靠的進行數據傳輸，能夠滿足設計要求。

5 結論

本文設計并實現的基于USB3.0的小型化通用測試平臺，以其靈活、可靠，成本低，性能優越的特點，可應用在衛星、船器、導彈、火箭等領域的地面測試、控制，高速數據存儲，回放，分析等設備。目前，該方案已經成功應用在多個型號的固存測試設備中，具備廣泛的應用前景。