一種高速接收機判決反饋均衡的驗證方法

明慶勇

（上海大學通信與信息工程學院,上海 200444）

1 導言

隨著電子技術的飛速發展和人們生活水平的不斷提高,對數據傳輸的需求量也不斷提升,10G接口逐漸走向了消費者的面前,例如USB3.1、HDMI2.1,這些高速接口能夠極大得提升用戶的體驗,可以更快地讀寫文件,提供更加高清的視頻傳輸。但用戶的接口情況也更加復雜,需要較好性能的高速電路才能夠給用戶提供穩定的體驗。當前接收機性能主要通過模擬接收端眼圖或誤碼率來衡量[1],不能夠直觀地反應具體模塊的性能,本文提出了一種誤碼分布式表驗證判決反饋均衡性能的方法,主要通過誤碼測試結合增益組合來驗證判決反饋均衡器性能,以實現10G信號在較長數據線的穩定傳輸。

2 信號傳輸

信號的傳輸需要從發射機出發,經過芯片封裝、主板、連接器、背板或線材、連接器、主板、芯片封裝,最后到達接收機,如圖1所示。整個傳輸路徑上會有通道的插入損耗、阻抗不連續、通道串擾、碼間干擾等信號完整性問題,從而使信號傳輸受到影響,出現誤碼。因此,需要進行信號完整性的處理,除了優化傳輸通道的阻抗、插入損耗之外,還需要通過發射機和接收機對信號進行處理,如預加重、去加重、均衡,從而實現高速信號的傳輸。

圖1 信號傳輸路徑圖

3 發射機

3.1 預加重

隨在信號傳輸通道上,高頻分量衰減比低頻分量大,傳輸通道呈現低通特性,預加重通過在發射機預先補償傳輸信號高頻分量,來增強信號,而信號高頻分量主要是在信號的邊沿處,所以預加重就是補償信號邊沿處的幅度[2]。如圖2,Vdiff為差分信號的幅度,Vdiff-pre為預加重之后的幅度。

圖2 預加重波形圖

3.2 去加重

去加重和預加重本質上是類似的,只是在實現方法上有所不同,預加重是增加信號邊沿處的幅度,而去加重是減弱信號非邊沿區域的幅度,從而得到類似預加重的波形。

圖3 USB3.110Gb/s去加重輸出波形示例[3]

4 接收機

當信號速度提高或傳輸長度增加后,預加重或去加重不能充分補償通道損耗,此時就需要在接收端采用均衡方法,改善信號質量。

4.1 連續時間線性均衡

信號在傳輸過程中由于傳輸信道的趨膚效應、介質損耗、回波損耗等,使信號高頻分量衰減嚴重,碼間干擾（Intersymbol Interference,ISI）也趨嚴重。連續時間線性均衡（Continuous Time Linear Equalizer,CTLE）屬于高通濾波器,可以放大信號高頻分量、消減ISI。

CLTE不同的補償曲線能夠適應不同的傳輸路徑,滿足不同的傳輸要求。

圖4 HDMI2.1 CTLE補償曲線示例[4]

4.2 判決反饋均衡

CTLE雖然可以放大高頻分量,但同時也會放大高頻噪聲和串擾。判決反饋均衡（Decision Feedback Equalizer,DFE）屬于非線性均衡器,能夠在不放大噪聲的情況下抑制碼間干擾,抗干擾能力強。判決反饋均衡也有它自身的弱點,當均衡信號由于衰減過大或抽頭技術不當時會出現判決器誤判,從而導致誤差傳遞[7]。連續時間線性均衡和判決反饋均衡一般會配合使用,使接收機具有更好的信號恢復能力。

圖5 USB3.110Gb/s判決反饋均衡示例[3]

5 接收端的信號處理及DFE性能驗證

接收端的性能測試主要通過示波器的CTLE/DFE來處理波形,模擬接收機的均衡參數,最后檢測眼圖,或通過誤碼率來衡量接收機性能。這兩種方法不能直觀反應DFE模塊的性能,為了能夠更好地了解DFE本身的性能,根據連續時間線性均衡器中交流增益(AC Gain)和直流增益(DC Gain)的組合,結合誤碼測試結果,組成誤碼分布式表,從而可以直觀地呈現接收機信號DFE補償模塊的性能和可工作區間,驗證流程如下:

圖6 接收機DFE性能驗證流程

5.1 CTLE增益組合

信號輸入連續時間線性均衡器,通過交流增益和直流增益對信號進行補償。測試中對交流增益和直流增益的組合進行了遍歷,作為誤碼分布式表的基礎。

5.2 DFE自適應

信號經過CTLE模塊處理之后,進入判決反饋均衡器DFE模塊,DFE采用自適應算法,通過比較誤差信號與延時單元信號,進而控制抽頭系數,實現自適應參數的選擇并自動配置到DFE模塊[7]。

5.3 誤碼測試

誤碼測試采用偽隨機序列（PRBS7）,數據從任意波形發生器（AWG）發出,經過傳輸通道,最后到達接收機的誤碼檢測模塊,逐比特位(bit)檢測數據是否正確,并記錄結果。

5.4 結果處理及輸出

測試及數據處理輸出均基于python開發,最終輸出誤碼分布式結果,如圖7,F表示誤碼測試錯誤,P表示誤碼測試通過區域,字母P的區域表示在該種情況下DFE可以讓誤碼測試正常工作的區間。

圖7 接收機DFE性能結果

6 結語

本文闡述了信號的完整傳輸路徑,信號常用補償處理方法及判決反饋均衡性能的驗證,通過CLTE增益組合和誤碼測試的結合,生成誤碼分布式表,從而可以很好地量化接收端DFE模塊的性能,給芯片設計提供準確的性能結果。

[1]孫燈亮.信號完整性測量技術[M].上海:上海交通大學出版社,2013.

[2]王增福.高速串行傳輸關鍵技術的研究與設計[D].西安:西安電子科技大學,2012.

[3]Universal Serial Bus 3.1 Specification [EB/OL].http://www.usb.org,2013.

[4]High- Definition Multimedia Interface 2.1 Specification [EB/OL].https://www.hdmi.org,2017.

[5]李征帆,毛軍發.微波與高速電路理論[M].上海:上海交通大學出版社,2011.

[6]孔令媛.淺析高數字電路中的信號完整性[J].黑龍江科技信息,2014(34):87-84.

[7]吳笑.0.18 um CMOS工藝的6.25G b/s自適應判決反饋均衡器的研究與設計[D].南京:東南大學,2015.

[8]鄭常斌.PC B信號完整性分析與設計[D].北京:北京郵電大學,2008.