面向一類序列密碼算法的可重構(gòu)數(shù)據(jù)分配網(wǎng)絡(luò)設(shè)計與實(shí)現(xiàn)

陳 羽 淏

(中標(biāo)軟件有限公司 上海 200436)

0 引 言

序列密碼[1]以其生成算法簡潔、加解密速度快、沒有或有限錯誤傳播等優(yōu)勢，使得它在實(shí)際應(yīng)用中，特別是在實(shí)時通信中具有得天獨(dú)厚的優(yōu)勢，成為在無線通信、軍事、外交通信等諸多領(lǐng)域中的主流加密算法。序列密碼算法的實(shí)現(xiàn)方式通常有兩種[2]：采用專用集成電路方式實(shí)現(xiàn)，或者采用通用微處理器方式實(shí)現(xiàn)。前者實(shí)現(xiàn)速度快而靈活性差，后者恰恰相反，靈活性高但速度慢。因此，基于可重構(gòu)計算的思想設(shè)計序列密碼協(xié)處理器是一個重要的發(fā)展趨勢，利用可編程器件多次重新配置邏輯單元的功能和互連的特性，使系統(tǒng)兼具靈活性、高性能、高可靠、低能耗、低成本、易于升級等多種優(yōu)良特性。

前饋模型是序列密碼算法的一個基本模型，主要由初始亂源發(fā)生器和非線性變換兩部分組成。初始亂源發(fā)生器一般都是線性反饋移位寄存器或者非線性反饋移位寄存器等，非線性變換的輸入向量來自于初始亂源發(fā)生器的輸出。因此，在初始亂源發(fā)生器與非線性變換單元之間實(shí)現(xiàn)高效、靈活的數(shù)據(jù)分配，對于面向序列密碼算法的可重構(gòu)設(shè)計具有重要意義。

1 序列密碼算法中數(shù)據(jù)分配特征分析

初始亂源發(fā)生器的輸出，可以是一個移位寄存器的若干個狀態(tài)位，也可以是幾個移位寄存器的若干個狀態(tài)位。非線性變換，可以是反饋函數(shù)運(yùn)算單元，用于計算移位寄存器的更新值，也可以是前饋函數(shù)運(yùn)算單元，用于計算最終的密鑰流。本質(zhì)上，反饋函數(shù)與前饋函數(shù)都可歸結(jié)為非線性布爾函數(shù)。布爾函數(shù)在硬件實(shí)現(xiàn)上，往往能夠顯示出很高的設(shè)計效率，所以，這里的數(shù)據(jù)分配可以理解為布爾變量的分配，應(yīng)能夠支持以下兩種操作：

抽取：將參與運(yùn)算的一個或多個移位寄存器的若干個狀態(tài)位抽取出來。

可重復(fù)置換：經(jīng)抽取出來的參與運(yùn)算的狀態(tài)位可置換到非線性變換運(yùn)算單元的任意輸入端，該置換是一對多的映射，即可重復(fù)置換。

其中，抽取操作描述如圖1所示，根據(jù)預(yù)先產(chǎn)生的Rc(控制數(shù)據(jù)序列)中的控制位的值對Rs(源數(shù)據(jù)序列)中的對應(yīng)數(shù)據(jù)位進(jìn)行抽取，Rc中的控制位“1”對應(yīng)的Rs中的數(shù)據(jù)按照原有的先后順序依次排在Rd(目的數(shù)據(jù)序列)的右側(cè)，Rd中其余各位均置為0。例如，從Rs中的8個布爾變量X0，X1，…，X7抽取出5個到Rd中。

圖1 抽取操作

可重復(fù)置換操作描述如圖2所示，Rc中控制位用16進(jìn)制的值表示布爾變量Xi的位置，其對應(yīng)的Rd中的數(shù)據(jù)與其位置值所對應(yīng)的Rs中的數(shù)據(jù)進(jìn)行置換。例如，Rc中第1位的值為“4”，表示其對應(yīng)的Rd中第1位的數(shù)據(jù)來自于變量位置“4”對應(yīng)的Rs的數(shù)據(jù)，即X7，并且，Rs與Rd可以存在一對多的映射關(guān)系，如布爾變量X0和X5。

圖2 可重復(fù)置換操作

通過對NESSIE工程[3]、ECRYPT工程[4]所征集到的以及在實(shí)際應(yīng)用中普遍使用的A5[5]、E0[6]、W7[7]等共40余種序列密碼算法進(jìn)行分析后發(fā)現(xiàn)，有近20余種算法用到反饋函數(shù)運(yùn)算單元或前饋函數(shù)運(yùn)算單元，其輸入變量一般來自于一個或幾個移位寄存器，移位寄存器的級數(shù)、抽頭個數(shù)及位置都各不相同。并且，抽取操作對應(yīng)的源數(shù)據(jù)變量一般在128個以內(nèi)，經(jīng)過抽取用于前饋函數(shù)或反饋函數(shù)的輸入變量的個數(shù)大多都在10個以內(nèi)。

基于上述事實(shí)，我們設(shè)計的用于布爾函數(shù)的邏輯運(yùn)算模塊BCB(Boolean Calculation Block)具有10個輸入端，而輸入變量較多、與項次數(shù)較高的復(fù)雜的布爾函數(shù)計算，則可以通過將多個BCB進(jìn)行可重構(gòu)級聯(lián)來實(shí)現(xiàn)(具體不再贅述)。對于每一個BCB實(shí)現(xiàn)數(shù)據(jù)分配的可重構(gòu)設(shè)計，為了提高適用性，可考慮源數(shù)據(jù)變量在256個以內(nèi)，因此，需要滿足從256個源布爾變量到BCB的10個輸入端的任意分配，即包括256 bit源數(shù)據(jù)位寬到10 bit目的數(shù)據(jù)位寬的抽取操作，以及10 bit數(shù)據(jù)位寬的任意可重復(fù)置換操作。

2 數(shù)據(jù)抽取可重構(gòu)設(shè)計

數(shù)據(jù)抽取網(wǎng)絡(luò)由兩部分組成：基于Inverse Butterfly網(wǎng)絡(luò)的抽取主體電路和Inverse Butterfly網(wǎng)絡(luò)每級的控制信息生成電路，如圖3所示。其中，進(jìn)入抽取網(wǎng)絡(luò)之前，Rs和Rc的數(shù)據(jù)先進(jìn)行與操作，使Rs中不需要參與抽取的布爾變量數(shù)據(jù)置為0。

圖3 數(shù)據(jù)抽取網(wǎng)絡(luò)

2.1 基于Inverse Butterfly網(wǎng)絡(luò)主體電路

N輸入的Inverse Butterfly網(wǎng)絡(luò)具有相當(dāng)優(yōu)良的特性：存在Euler回路、簡單的遞歸結(jié)構(gòu)、第1級與第log2N級之間存在唯一的長為log2N的路等。它能夠很好地實(shí)現(xiàn)抽取操作，其證明在此不再贅述。圖4所示為N=8 bit的Inverse Butterfly網(wǎng)絡(luò)，通過遞歸擴(kuò)展即可得到N=2nbit的Inverse Butterfly網(wǎng)絡(luò)。

圖4 N=8 bit Inverse Butterfly網(wǎng)絡(luò)

基于Inverse Butterfly網(wǎng)絡(luò)的抽取主體電路為N=256 bit的log2N=8級Inverse Butterfly網(wǎng)絡(luò)，每級由N/2=128個2×2開關(guān)元件組成。如圖5所示，每一級中輸入端總是兩兩一組，與兩個輸出端之間由一個2×2開關(guān)元件相連。每個開關(guān)元件需要1 bit的控制信息，8級抽取主體電路共需要log2N×N/2=1 024 bit控制信息。通過控制信息生成電路產(chǎn)生每一級、每一個開關(guān)元件的控制信息，得到每一個開關(guān)元件的狀態(tài)(直通或者交叉)，從而為每一個需要抽取的輸入布爾變量建立到輸出端的路由，實(shí)現(xiàn)抽取操作。

圖5 開關(guān)元件狀態(tài)

2.2 Inverse Butterfly網(wǎng)絡(luò)控制信息生成

對于每個2×2開關(guān)元件，定義其控制信息為ai,j(其中，i表示第幾級，1≤i≤log2N；j表示第幾個開關(guān)，0≤j≤N/2-1)，當(dāng)ai,j=0時，表示開關(guān)元件狀態(tài)為直通，當(dāng)ai,j=1時，表示開關(guān)元件狀態(tài)為交叉。

Inverse Butterfly網(wǎng)絡(luò)控制信息生成算法具體描述如下：

1) 根據(jù)BCB的資源適配信息(注：該適配信息的如何獲取不在本文討論范疇)，可以得到需要抽取的布爾變量，從而生成本次抽取操作需要的Rc(控制數(shù)據(jù)序列)。例如，假設(shè)N=16，則輸入變量為(X15，X14，…，X0)，通過資源適配信息得到需要抽取到BCB的輸出變量為(X13，X10，X9，X6，X4，X3，X1，X0)，如表1所示。

表1 生成控制數(shù)據(jù)序列

2) 假定由比特位0或者1組成的比特序列稱為比特位串。x‖y表示比特位串x與比特位串y進(jìn)行連接，如x=0010，y=0111，則x‖y=00100111。Rc_Mask(v：u)表示Rc中從第u位到第v位之間的比特位串。Rc_Count(str)表示比特位串str中“1”的個數(shù)。LROTCMP(allstr，rot)表示對全“1”的比特位串a(chǎn)llstr進(jìn)行順次逐位左移操作，操作次數(shù)為rot，每次操作，最左邊的一位移出，并取反補(bǔ)償進(jìn)來作為最右邊的位。例如，allstr=1111，rot=2時，有1111→1110→1100，如圖6所示。另外，對于全“1”的比特位串a(chǎn)llstr，假如其“1”的個數(shù)為k，則allstr可表示成1k，如allstr=1111=14。

圖6 LROTCMP操作示意圖

下面，從Inverse Butterfly網(wǎng)絡(luò)的第log2N級到第1級，計算每一級的控制信息ai,j(1≤i≤log2N，0≤j≤N/2-1)。

1) 計算v從0到N-2時，比特位串Rc_Mask(v：0)中“1”的個數(shù)，并分別存入數(shù)組PC[v]中。

2) 計算Inverse Butterfly網(wǎng)絡(luò)每一級控制信息的比特位串Ctr_Str(i)。首先計算網(wǎng)絡(luò)每一級的局部右半部分的比特位個數(shù)IB[i]。所謂局部是指Inverse Butterfly網(wǎng)絡(luò)每一級彼此之間有連接的部分。如圖7所示，若N=8，則第2級有兩個局部，即(7654)和(3210)，則IB[2]=LR的比特位個數(shù)=RR的比特位個數(shù)=2，即IB[i]=N/2i。在每一個局部右半部分中，計算出其最左邊的比特位位置Pos，如若N=8，則第2級的兩個局部右半部分LR中Pos=5，RR中Pos=1，即對于第i級，Pos=j×IB[i]-1，其中，j=1，3，…，2i-1。對于每一個局部右半部分的LROTCMP操作，其順次逐位左移操作次數(shù)rot等于該局部右半部分的最左邊比特位到第0比特位構(gòu)成的比特位串中“1”的個數(shù)，即rot=PC[Pos]=Rc_Count(Rc_Mask(Pos：0))，全“1”的比特位串a(chǎn)llstr中“1”的個數(shù)k等于每一級的局部右半部分的比特位個數(shù)IB[i]。

圖7 Inverse Butterfly網(wǎng)絡(luò)N=8各級局部

3) 得到Inverse Butterfly網(wǎng)絡(luò)控制信息矩陣。假設(shè)Get(str，s)表示從比特位串str中取出第s比特位。以第1步中給出的Rs，Rd為例，N=16，Inverse Butterfly網(wǎng)絡(luò)共4級，控制信息求解如下：

? 第4級

LROTCMP(18，Rc_Count(“01011011”))= LROTCMP(11111111，5)= 11100000

Ctr_Str(4)= 11100000

? 第3級

LROTCMP(14，Rc_Count(“1011”))= LROTCMP(1111，3)= 1000

LROTCMP(14，Rc_Count(“011001011011”))= LROTCMP(1111，7)= 0111

Ctr_Str(3)=(0111)||(1000)= 01111000

? 第2級

LROTCMP(12，Rc_Count(“11”))= LROTCMP(11，2)= 00

LROTCMP(12，Rc_Count(“011011”))= LROTCMP(11，4)= 11

LROTCMP(12，Rc_Count(“1001011011”))= LROTCMP(11，6)= 00

LROTCMP(12，Rc_Count(“10011001011011”))= LROTCMP(11，8)= 11

Ctr_Str(2)=(11)||(00)||(11)||(00)= 11001100

? 第1級

LROTCMP(11，Rc_Count(“1”))= LROTCMP(1，1)= 0

LROTCMP(11，Rc_Count(“011”))= LROTCMP(1，2)= 1

LROTCMP(11，Rc_Count(“11011”))= LROTCMP(1，4)= 1

LROTCMP(11，Rc_Count(“1011011”))= LROTCMP(1，5)= 0

LROTCMP(11，Rc_Count(“001011011”))= LROTCMP(1，5)= 0

LROTCMP(11，Rc_Count(“11001011011”))= LROTCMP(1，7)= 0

LROTCMP(11，Rc_Count(“0011001011011”))= LROTCMP(1，7)= 0

LROTCMP(11，Rc_Count(“010011001011011”))= LROTCMP(1，8)= 1

Ctr_Str(2)=(1)‖(0)‖(0)‖(0)‖(0)‖(1)‖(1)‖(0)= 10000110

圖8所示，為通過上述算法生成Inverse Butterfly網(wǎng)絡(luò)控制信息，實(shí)現(xiàn)抽取操作。

圖8 生成Inverse Butterfly網(wǎng)絡(luò)控制信息實(shí)現(xiàn)抽取操作

3 數(shù)據(jù)可重復(fù)置換可重構(gòu)設(shè)計

數(shù)據(jù)可重復(fù)置換網(wǎng)絡(luò)由兩部分組成：基于Crossbar網(wǎng)絡(luò)的置換主體電路和Crossbar網(wǎng)絡(luò)每級的控制信息生成電路，如圖9所示。該可重復(fù)置換網(wǎng)絡(luò)輸入端與輸出端具有相同的數(shù)據(jù)位寬。

圖9 數(shù)據(jù)可重復(fù)置換網(wǎng)絡(luò)

3.1 基于Crossbar網(wǎng)絡(luò)主體電路

Crossbar網(wǎng)絡(luò)由N×N交叉矩陣構(gòu)成，是一種嚴(yán)格無阻塞的交換結(jié)構(gòu)，隨著N的增大，Crossbar會導(dǎo)致指數(shù)級增長的硬件開銷。因為，我們設(shè)計的針對每一個BCB的可重復(fù)置換操作數(shù)據(jù)位寬為10 bit，即N=10，所以，基于10×10 Crossbar網(wǎng)絡(luò)的置換主體電路，如圖10所示，其硬件規(guī)模能夠得到很好的控制。

圖10 10×10Crossbar可重復(fù)置換網(wǎng)絡(luò)

Crossbar網(wǎng)絡(luò)的10個輸入端從右到左分別為Y0-Y9，10個輸出端從上到下分別為Z0-Z9，并分別對應(yīng)著BCB的10個輸入端。

Crossbar網(wǎng)絡(luò)共10級，從第1級到第10級分別對應(yīng)著輸出端Z0-Z9，并可以和10個輸入端的任意一個相連接，每級由9個2×1開關(guān)元件(即圖10中“×”處，為2選1數(shù)據(jù)選擇器)組成，每個開關(guān)元件需要1 bit的控制信息，共需要9×10=90 bit控制信息。通過控制信息生成電路產(chǎn)生每一級中每一個開關(guān)元件的控制信息，從而控制每一級在某一時刻只有10個輸入端中的某一個與該級的輸出端保持連接狀態(tài)，從而選擇由抽取操作獲取的相應(yīng)的布爾變量，實(shí)現(xiàn)可重復(fù)置換操作。

3.2 Crossbar網(wǎng)絡(luò)控制信息生成

假設(shè)每一個開關(guān)元件為bi,j，i表示第幾級，從上到下依次為1，2，…，10；j表示某一級中第幾個開關(guān)元件，從右到左依次為0，1，…，8。bi,j=1，表示該開關(guān)元件選擇輸入端Yj(這里，j= 0，1，…，9)的值作為輸出。

bi,j=0，表示該開關(guān)元件選擇輸入端Yj+1的值作為輸出，如圖11所示。Sub(Zk)表示Zk(這里，k= 0，1，…，9)對應(yīng)的布爾變量的下標(biāo)。Order(Zk)表示每個輸出端Zk以所對應(yīng)布爾變量下標(biāo)排序后的順序大小，Order(Yj)表示每個輸入端Yj以所對應(yīng)布爾變量下標(biāo)排序后的順序大小。

圖11 開關(guān)元件狀態(tài)

Crossbar網(wǎng)絡(luò)控制信息生成算法具體描述如下：

1) 根據(jù)BCB的資源適配信息，得到每級輸出端所對應(yīng)的布爾變量。例如，由2.2節(jié)中的表1得到每級輸出端與抽取的布爾變量之間的對應(yīng)關(guān)系，其中，輸出端Z1無輸入變量，輸出端Z2和Z5有相同的輸入變量。如表2所示。

表2 各級輸出端與對應(yīng)的布爾變量

2) 根據(jù)布爾變量的下標(biāo)，對每一個輸出端進(jìn)行排序。因為輸入端、輸出端個數(shù)最多都為10，由抽取操作的性質(zhì)可知，如果某輸出端無輸入變量，則意味著有輸入端肯定無抽取布爾變量，且被置為0，并位于有抽取變量的輸入端的左邊。所以，在此種情況下，可以將無輸入變量的輸出端的排序大小置為9，表示該輸出端與最左邊的輸入端進(jìn)行置換。如表3所示。

3) 計算Crossbar網(wǎng)絡(luò)每一級控制信息的比特位串Ctr_Str(i)。經(jīng)過抽取操作得到的布爾變量在可重復(fù)置換網(wǎng)絡(luò)的輸入端是以原有的從小到大的順序排列的，顯然有Order(Yj+1)=Order(Yj)+1。若Order(Ym)= Order(Zn)，則Ym=Zn。由Order(Zk)的值來確定Crossbar網(wǎng)絡(luò)每一級的控制信息，因此有：若j=Order(Zi-1)，則ai,j=1；若j≠Order(Zi-1)，則ai,j=0。Ctr_Str(i)的第Order(Zi-1)位為1，其余各位為0。

根據(jù)表2所列輸出端與對應(yīng)的布爾變量例子，通過上述算法得到Crossbar網(wǎng)絡(luò)控制信息，如圖12所示。圖最右邊一列顯示的是每一級的控制信息。

圖12 生成Crossbar網(wǎng)絡(luò)控制信息實(shí)現(xiàn)可重復(fù)置換操作

4 性能分析與比較

對于序列密碼算法中數(shù)據(jù)分配網(wǎng)絡(luò)能夠?qū)崿F(xiàn)抽取和可重復(fù)置換的特性要求，可以按照文獻(xiàn)[8]的設(shè)計，用M個N選1的數(shù)據(jù)選擇器來實(shí)現(xiàn)，N表示輸入端布爾變量個數(shù)，M表示輸出端布爾變量個數(shù)。一個N選1的多路選擇器的功能可以由log2N級共N-1個2選1的選擇器實(shí)現(xiàn)，M個N選1的數(shù)據(jù)選擇器就相當(dāng)于M×(N-1)個2選1數(shù)據(jù)選擇器。根據(jù)第2節(jié)的分析，這里，M=10，N=256，所以按照文獻(xiàn)[8]設(shè)計實(shí)現(xiàn)，共需要10×255=2 550個2選1數(shù)據(jù)選擇器。

可重排無阻塞互連網(wǎng)絡(luò)，如Benes、Omega-flip、LPS等可以實(shí)現(xiàn)N×N的任意置換，但不能滿足可重復(fù)的要求，如果以互連開關(guān)網(wǎng)絡(luò)實(shí)現(xiàn)，其中，每個2×2開關(guān)相當(dāng)于2個2選1數(shù)據(jù)選擇器，則需要基本步驟如下：① 基于Inverse Butterfly網(wǎng)絡(luò)實(shí)現(xiàn)256 bit-10 bit抽取，共需要N×log2N=256×8=2 048個2選1的選擇器；② 10 bit-20 bit擴(kuò)展置換網(wǎng)絡(luò)，共需要10個2選1的數(shù)據(jù)選擇器；③ 實(shí)現(xiàn)20 bit-10 bit抽取，因為互連網(wǎng)絡(luò)只能是2nbit的數(shù)據(jù)位寬，所以該抽取網(wǎng)絡(luò)實(shí)際上是32 bit-16 bit抽取網(wǎng)絡(luò)，共需要N×log2N=32×5=160個2選1的選擇器；④ 最后實(shí)現(xiàn)10 bit-10 bit的任意置換，如選擇Benes網(wǎng)絡(luò)，實(shí)際是16 bit-16 bit的Benes網(wǎng)絡(luò)，共需要(2Nlog2N)-N=2×16×4-16=112個2選1數(shù)據(jù)選擇器。而且，因為實(shí)際設(shè)計中BCB輸入端的布爾變量可以重復(fù)4次，這樣，步驟②和③需要重復(fù)一次。所以，以互連開關(guān)網(wǎng)絡(luò)實(shí)現(xiàn)，共需要2 048+10×2+160×2+112=2 500個2選1數(shù)據(jù)選擇器。另外，該種方式實(shí)現(xiàn)，所需的級數(shù)是文獻(xiàn)[8]實(shí)現(xiàn)方式的近4倍。

我們選用ALTERA公司Cyclone系列的EP1C12Q240C8芯片作為目標(biāo)器件，采用Verilog語言對各種設(shè)計進(jìn)行了描述，使用Altera公司的QuartusII6.0軟件對設(shè)計進(jìn)行了綜合。本文提出的數(shù)據(jù)分配網(wǎng)絡(luò)設(shè)計，共需要2 048+90=2 138個2選1數(shù)據(jù)選擇器，1 024+90=1 114 bit控制信息。比較結(jié)果見表4。

表4 各種方式實(shí)現(xiàn)256 bit-10 bit數(shù)據(jù)分配所需硬件資源

在實(shí)際設(shè)計中，由多個BCB進(jìn)行級聯(lián)來滿足布爾函數(shù)運(yùn)算的需要，本文的設(shè)計較其他實(shí)現(xiàn)方式可以節(jié)省大量的硬件資源。

5 結(jié) 語

本文在分析一類序列密碼算法中數(shù)據(jù)分配網(wǎng)絡(luò)的特征基礎(chǔ)上，提出了基于Inverse Butterfly網(wǎng)絡(luò)和基于Crossbar網(wǎng)絡(luò)的數(shù)據(jù)分配網(wǎng)絡(luò)主體電路設(shè)計，并給出了控制信息生成算法。通過Inverse Butterfly網(wǎng)絡(luò)在大量、任意的數(shù)據(jù)中抽取出需要參加邏輯運(yùn)算的布爾變量，再經(jīng)Crossbar網(wǎng)絡(luò)將抽取出來的數(shù)量較少的布爾變量與BCB的輸入端之間進(jìn)行任意可重復(fù)置換，從而實(shí)現(xiàn)靈活、高效的數(shù)據(jù)分配。相較于文獻(xiàn)[8]和其他多級互連開關(guān)網(wǎng)絡(luò)實(shí)現(xiàn)，本文的設(shè)計能夠節(jié)省16%的硬件資源。

參 考 文 獻(xiàn)

[1] 徐遠(yuǎn)澤,張文科,尹一樺,等.基于FPGA的eStream序列密碼實(shí)現(xiàn)分析[J].通信技術(shù),2015(7):850-854.

[2] Elbirt A J,The O,Orr P J,et al.Reconfigurable Computing For Symmetric-Key Algorithms[DB].oai:CiteSeerX.psu:10.1.1.11.7408,2002.

[3] 馮登國.NESSIE工程簡介[J].信息安全與通信保密,2001(3):36-39.

[4] 劉運(yùn)毅,覃團(tuán)發(fā),倪皖蓀,等.簡評ECRYPT的候選流密碼算法(中)[J].信息安全與通信保密,2006(7):17-21.

[5] Briceno M,Goldberg I,Wagner D.A Pedagogical Implementation of A5/I[OL].1999-5.http://www.scard.org.

[6] Bluetooth Specification version 1.1[OL].http://www.bluetooth.org/spec/.

[7] Thomas S,Anthony D,Berson T,et al.The W7 Stream Cipher Algorithm[EB].Internet Draft,2002.

[8] 曲英杰.可重組密碼邏輯的研究與設(shè)計[D].北京:北京科技大學(xué),2004.

[9] 張游杰,馬俊明,衛(wèi)艷艷.基于分組加密同步信息的自同步序列密碼算法[J].計算機(jī)應(yīng)用,2016,36(S1):42-45.

[10] Tutsch D,Hendler M,Hommel G.Multicast Performance of Multistage Interconnection Networks with Shared Buffering[C]//International Conference on NETWORKING.Springer-Verlag,2001:478-487.

[11] Feldmann R,Unger W.The cube-connected cycles network is a subgraph of the butterfly network[J].Parallel Processing Letters,1992,2(1):13-19.

[12] Luo Q B,Zhang J.Status Quo and Development of Stream Cipher[J].Information & Electronic Engineering,2007,4(1).