圍柵硅納米線MOSFET器件的仿真研究

劉一婷，宮 興，閆 娜

（沈陽工業大學信息科學與工程學院，沈陽110870）

1 引言

隨著半導體器件尺寸的縮小，無摻雜短溝道的圍柵金屬-氧化物-半導體場效應晶體管（Gate-allaround MOSFET,簡稱GAA-MOSFET）憑借其優良的柵控特性發展為下一代半導體電子器件的重要候選之一[1]。當前MOSFET的尺寸已經下降到20nm以下領域，因此量子輸運在MOSFET器件中成為非常重要的機制，用量子輸運相關的參數可以更精確地描述彈道效應、量子效應、隧穿效應等器件特性[2-5]。用NEGF、S-P等數值計算方法來對復雜結構下器件模型的載流子特性進行仿真，現在已經能夠實現；對于N型GAA-MOSFET的特性，也已經通過大量的仿真得以驗證[6]。然而由于納米尺度下P型半導體的能帶結構復雜，而空穴的有效質量、輸運特性、狀態分布在很大程度上依賴于此，所以對于P型GAA-MOSFET的研究仿真此前還沒有實現過。本文將利用Silvaco TCAD Atlas仿真系統的數值計算功能對P型GAA-MOSFET的特性進行仿真研究，探討不同條件下P型GAA-MOSFET的特性。

2 模型與基本理論

2.1 GAA-MOSFET結構模型

GAA-MOSFET的整體結構如圖1中的立體示意圖(a)所示：外圈部分是柵極，它將溝道部分完全包裹住；柱型溝道的兩端是GAA-MOSFET的源、漏兩極。圖1中的(b)、(c)則為沿著器件截面B、C方向的剖面圖。圖1(a)中的Z軸是空穴的傳輸方向；(b)中的R是溝道的半徑，是氧化層的有效厚度；(c)中的分別是半徑分量和角分量。

圖1 GAA-MOSFET結構示意圖

本文的所有數值仿真都是在Silvaco TCAD的Atlas環境下進行的，具體用到FIXED.FERMI、NEGF_MS、NPRED.NEGF、EIGEN、SP.SMOOTH等模型；仿真預設定的具體參數如表1所示。

表1 GAA-PMOSFET仿真預設參數

2.2 基本理論

圖2 空穴能級及勢能分布圖

溝道中的空穴的能級可以由以下公式給出：

具體計算按參考文獻[7]和[8]進行。

由于氧化層價帶能級高，溝道內的可移動空穴被束縛在量子阱中。根據量子力學可知，溝道處的空穴能級分布是離散的，在處空穴的束縛能級可以由薛定諤方程得出：

當溝道長度小于載流子的平均自由程時，溝道內的空穴以彈道或準彈道輸運方式在溝道內傳導。假設源漏是理想的儲層，向溝道里注入足夠的空穴，空穴的彈道電流就可以通過Landauer公式計算得出如下：

3 結果與討論

基于上述分析，使用Silvaco ATLAS對P型GAA-MOSFET器件結構與性能進行仿真研究。圖3給出了在處柵極電壓與空穴能級的關系，圖3(a)是不同空穴子帶數情況下柵極電壓與空穴能級的關系，方形點是僅有一條子帶時能級隨柵壓的變化情況，圓點和三角點分別是考慮兩條子帶時重空穴和輕空穴的能級與柵極電壓的關系曲線；圖3(b)是不同半徑R下處柵極電壓與空穴能級的關系曲線。圖中是輕空穴能級是重空穴能級是源極空穴的費米能級。

圖3 處能級分布圖

當溝道內的載流子被激發到能級上時會導致溝道內電荷數量上升，電荷數量的上升又會使溝道內的靜電分布發生變化，從而導致空穴的能級上升，當其高于費米能級時，空穴開始被激勵到能級上。從圖3(a)可以看出當考慮兩條子帶時，載流子不僅會被激發到最低子帶，還可能被激發到第二子帶上。圖3(b)展示了半徑對能級的影響，在同等條件下半徑R越大，能級越靠近價帶邊緣，空穴也就越容易被激勵到空穴能級上。

圖4 考慮不同子帶時GAA-MOSFET的轉移特性

圖5 不同半徑時GAA-MOSFET的轉移特性

圖6 不同R值的亞閾值擺幅

由圖6可知，GAA-MOSFET的亞閾值擺幅（SS）大約都在60mV/dec左右。這接近室溫條件下（T=300K）MOS型器件SS的理論最小值，即59.6mV/dec。同時通過圖5、圖6可以看出半徑R的變化對GAA-MOSFET的漏電流有影響，但對亞閾值擺幅的影響很小，基本可以忽略。

圖7 GAA-MOSFET的輸出特性

從圖7(a)可以看出GAA-MOSFET的輸出特性曲線與傳統結型場效應管一樣，也分為線性區、非線性區和飽和區。在相同柵極電壓下，兩條子帶比僅考慮一條子帶時的漏電流大。圖7(b)中Line是考慮一條子帶時的輸出特性曲線，Line+symbol是考慮兩條子帶時的輸出特性曲線，可見漏電流隨著半徑的減小而減小。當半徑為1nm時考慮兩條子帶和考慮一條子帶時的漏電流曲線基本相同，這主要是因為半徑為1nm時載流子很難被激勵到第二子帶處。

4 結束語

對P型GAA-MOSFET器件的特性進行了深入的仿真研究，除了討論半徑大小對GAA-MOSFET特性的影響，還考慮了不同子帶數對GAA-MOSFET的影響，結果表明對于GAA-MOSFET器件，因其量子限制效應的存在，我們不得不考慮到它的能級分裂問題；分別考慮了一個子帶和考慮兩個子帶的情況，發現兩個子帶時GAA-MOSFET的性能更優良。但對現實情況中的空穴來說能級不止兩個，所以對于GAA-MOSFET能級分裂問題，還有待后續的進一步研究。

[1]MOORE G E.Progress in digital integrated electronics[C]//Electron Devices Meeting,1975 International.IEEE Xplore,2006:11-13.

[2]艾羅拉.用于VLSI模擬的小尺寸MOS器件模型[M].張興，李映雪，譯.北京：科學出版社,1999.AIROLA N.Small size MOS device model for VLSI simulation[M].ZHANG Xing,LI Yingxue,transl.Beijing:Science Press,1999.

[3]ZHANG L,WANG S,MA C,et al.Gate underlap design for short channel effects control in cylindrical gate-allaround MOSFETs based on an analytical model[J].Iete Technical Review,2012,29(1):29-35.

[4]SARKAR A,DE S,DEY A,et al.Analog and RF performance investigation of cylindrical surrounding-gate MOSFET with an analytical pseudo-2D model[J].Journal of Computational Electronics,2012,11(2):182-195.

[5]柯導明陳軍寧.數學物理方法[M].北京：機械工業出版社,2008:206-211.KE Daoming CHEN Junning.Mathematical and physical methods[M].Beijing:China Machine Press,2008:206-211.

[6]COLINGE J P.Multiple-gate SOI MOSFETs[J].Solid State Electronics,2004,48(6):897-905.

[7]CHENG H,UNO S,NUMATA T,et al.Analytic compact model of ballistic and quas-ballistic cylindrical gate-allaround metal-oxide-semiconductor field effect transistors including two subbands[J].Japanese Journal of Applied Physics,2013,52(4S):71-132.

[8]HE C,UNO S,NAKAZATO K.Analytic compact model of ballistic and quasi-ballistic transport for cylindrical gate-all-around MOSFET including drain-induced barrier lowering effect[M].Springer-Verlag New York,Inc.2015.