一種基于PXI的LVDS高速總線設計方法

吳限光

（中國電子科技集團公司 第四十一研究所，山東 青島 266555）

面向測試儀器的測試總線主要有VXI、PXI、LXI等總線標準。VXI是較早的一種測試測量總線。LXI是以局域網技術基礎，采用標準的以太網絡連接測試模塊構成網絡化測試環境。基于LXI總線主推廠商是安捷倫公司，其測試儀器產品主要面向信號測試。PXI總線通過擴展PCI總線實現，屬于板級總線，具有良好的擴展性，支持PCI Express，提供最高6 GB/s的帶寬。

密碼芯片測試主要是驗證密碼芯片的密碼服務功能和測試密碼處理性能，為軍用密碼芯片產品測評認證和質量檢驗提供測試工具和手段。對于符合LVDS電平標準的高速密碼芯片，如何實現被測芯片與測試系統高效的通信是設計的關鍵部分。

1 收發測試系統模型

高速LVDS同步總線模塊主要實現多通道的單LVDS同步總線的通信。通道數目最大支持到36個，采用可配置的原則，支持數據的發送和接收。每個通道速率最大可以支持到622 Mbps。高速LVDS同步總線模塊主要由信號調整單元、延時校準單元、FPGA、SRAM存儲器、時鐘同步單元、PXI接口單元組成。信號調整單元主要實現LVDS電平的驅動功能，使之適應芯片適配子板的LVDS電平；延時校準單元主要對多路信號進行延時校準，減小相位差，以滿足多路信號的同步功能；FPGA主要進行數據的采集、信號的發生、存儲控制、PXI接口控制等，以實現數據的產生與處理；時鐘同步單元主要實現多通道數據的同步；高速LVDS同步總線模塊適用于用戶自定義的LVDS總線。

LVDS總線模塊分為發送模塊和接收模塊。

1.1 發送過程

發送數據過程分為設置發送參數、輸入要發送的數據、發送數據三部分。其中，設置發送參數具體為上位機軟件設置發送數據長度、發送次數和發送方式；輸入要發送端數據包括有規律的數據（遞增數據、遞減數據、隨機數據等）和自定義的數據；發送數據具體為上位機通過設置AD9912芯片選擇發送時鐘速率，而此發送時鐘通過FPGA鎖相環路優化后，經過ODDR雙沿采樣，實現發送過程。在整個發送過程中，所有參數和數據都通過PXI總線模塊送到FPGA的雙口RAM中，經過雙沿采樣，上位機把數據按照要求的方式發出去。

1.2 接收過程

接收過程分為接收校準單元、處理數據單元、顯示數據單元三部分。其中，接收校準單元具體為FPGA一直在檢測時鐘通道和使能通道的變化，當接收時鐘的變化時，FPGA的內鎖相環一直跟蹤并且不斷地調整鎖定，而FPGA如果發現使能端使能電平跳變成1，則開啟雙沿采樣模式，把數據捕獲下來；處理數據單元具體為FPGA把雙沿采樣捕獲的數據經過一個32位變128位的FIFO寫到SRAM中，同時，統計接收數據的數量，如果發現接收已滿，則反饋到上位機，而上位機通過狀態變化顯示當前狀態；顯示數據單元具體為如果接收數據完畢，上位機軟件可根據實際需要讀取不同的地址，把數據從SRAM讀到上位機觀察顯示。

2 結果分析

本實驗在不同的發送參數情況下，通過設置發送速率（范圍10～622 Mbps），不同的發送數據類型，不同的發送數據長度，測試接收數據準確率。由于測試數據量很大，本節只給出了2種典型速率的測試結果數據。由表1可知，在設置參數發送速率（311 Mbps、622 Mbps），發送數據類型（遞增、遞減、隨機）、發送長度（1 MByte、16 MByte、32 MByte）條件下，接收端均能正確地識別樣并保證沒有誤碼出現。

表1 典型速率的測試結果數據

3 結論

本文主要研究了高速總線PXI處理LVDS高速總線密碼芯片測試方法。利用IDDR和ODDR實現數據雙沿采樣的收發控制，以及現場測試數據來完成測試目的。理論分析和數據結果顯示，此方法能實現速率達到622 Mbps，更好地提高了性能。

參考文獻：

［1］馬彥，馮勇.LVDS 技術研究［J］.電子計算機，2002（02）：20-23.

［2］劉祥遠，陳書明.LVDS高速I/O接口單元的設計研究［J］.計算機工程與科學，2001，23（04）：54-58，62.

［3］趙忠文，曾岱，熊偉.LVDS技術分析和應用設計［J］.指揮技術學院學報，2001，12（06）：1-2.

［4］王朋，李智.基于PXI總線的數據采集系統設計［J］.研究與開發，2007，26（04）：44-45.

［5］張景麗，程紅，柏建國，等.基于PXI的高性能數據采集系統的實現［J］.計算機測量與控制，2004，12（09）：885-887.

［6］Tom Shanley.PCI系統結構［M］.北京：電子工業出版社，2007.