Cadence Virtuoso定制IC設計平臺提升模擬IC設計的穩健性

Cadence宣布，WillSemi采用Cadence Virtuoso定制集成電路設計平臺，增強了模擬集成電路設計的可靠性，并縮短了產品的總體上市時間。較此前部署的行業解決方案，WillSemi采用Cadence定制集成電路設計流程不僅將模擬設計和實現時間減半，總設計周期時間也縮短了三分之一。

Cadence定制設計流程工具幫助WillSemi集成電路設計團隊實現了如下目標：Virtuoso電路原理圖編輯器內置種類齊全的的，用于各種仿真的，定義明確的元件庫，可以加快模擬電路的設計時間。同時，其便捷的連線功能在大幅縮短電路原理圖創建時間的同時減少錯誤發生。采用Virtuoso版圖套件，WillSemi團隊可以用基于電路原理圖約束條件的方法來提高版圖設計的效率，并提升正確率。在保證工程師易上手的同時，可以快速檢測電路設計問題，加快調試進程優化設計效率。采用Spectre電路仿真平臺，WillSemi可以在整個設計周期保持設計完整性，增加仿真吞吐量，提高生產效率。