TFT中底柵Cu膜凸起現(xiàn)象研究

高搏劍 ，徐佳慧 ，夏 杰 ，吳登剛 ，朱 元

（1東華大學(xué)信息科學(xué)與技術(shù)學(xué)院 上海 200051）

（2南京中電熊貓平板顯示科技有限公司 江蘇 南京 210033）

1 引言

UHD超高清顯示器（Ultra-High Definition，3840×2160）在市場(chǎng)上正逐漸普及，且8K（8192×4096）顯示器也已在市場(chǎng)中少量試水。相應(yīng)的在TFT（Thin Film Transistor）面板設(shè)計(jì)時(shí)迫切地需要一種低電阻率材料以降低信號(hào)傳輸時(shí)的阻抗延時(shí)，Cu（銅）的電阻率約為Al（鋁）的三分之二，可滿足設(shè)計(jì)需求。Cu膜作為源漏極研究已經(jīng)成為一個(gè)熱點(diǎn)[2,3,4]。在大世代面板（8.5及以上）生產(chǎn)線中，Al膜在成膜過(guò)程中受內(nèi)部應(yīng)力影響，容易產(chǎn)生Al膜凸起（hilllock）現(xiàn)象，易對(duì)上層膜層造成穿刺并形成靜電擊傷，所以在Al表面會(huì)增加Mo（鉬）或Ti（鈦）層以降低hilllock發(fā)生率。而Cu作為底柵時(shí)，與玻璃的接觸強(qiáng)度較低，所以需要Mo或Ti作為中間層以增加Cu膜與玻璃的粘附力。

金屬膜層一般采用物理氣相沉積（Physical Vapor Depo，在真空環(huán)境中，利用直流或交流電源將通入的惰性氣體解離形成等離子體，利用等離子體所產(chǎn)生的離子對(duì)靶材進(jìn)行轟擊，使等離子體內(nèi)具有靶材的粒子，沉積于基板表面形成薄膜）。在大世代面板生產(chǎn)線中，PVD設(shè)備由美國(guó)的AKT和日本的ULVAC兩家公司壟斷。以8.5代線（玻璃尺寸2500×2200mm）為例，AKT PiVot 55K PVD設(shè)備使用圓形靶材，靶材利用率高。玻璃在設(shè)備內(nèi)垂直成膜，平行玻璃長(zhǎng)邊的方向傳送，Cu膜的整體均一性好，但邊緣的膜厚較薄。

2 Cu膜底柵凸起現(xiàn)象說(shuō)明

以Cu-Ti為底柵，Si3N4作為絕緣層，分析Cu膜的凸起狀況。首先在玻璃表面鍍50nm的Ti，600nm的Cu，隨后在300℃下使用PECVD(等離子體增強(qiáng)化學(xué)氣相沉積，Plasma Enhanced chemical vapor deposition)鍍400nm Si3N4。針對(duì)基板不同位置，使用OM（光學(xué)顯微鏡，Optical Microscope）分析成膜狀況。在Cu-Ti成膜后未有發(fā)現(xiàn)有小黑點(diǎn)現(xiàn)象，而經(jīng)過(guò)Si3N4成膜后則在玻璃的邊緣位置發(fā)現(xiàn)存在小黑點(diǎn)狀況，而玻璃中部未有發(fā)現(xiàn)小黑點(diǎn)現(xiàn)象，如圖1。

圖1 20×倍率

進(jìn)一步針對(duì)小黑點(diǎn)使用FIB（聚焦離子束，F(xiàn)ocused Ion Beam）分析。發(fā)現(xiàn)小黑點(diǎn)處為Cu膜凸起。推測(cè)在絕緣膜成膜過(guò)程中，受高溫影響，原本玻璃邊緣處Cu膜層厚度均一性較差，受內(nèi)部應(yīng)力影響而凸起。與Al膜hilllock影響類似，Cu hillock可能穿透上層膜層，并誘發(fā)ESD（Electro-StaticDischarge）現(xiàn)象，造成相應(yīng)像素失效。如圖2所示。

圖2 FIB分析

3 實(shí)驗(yàn)驗(yàn)證分析

收集實(shí)際生產(chǎn)過(guò)程中的大量數(shù)據(jù)分析發(fā)現(xiàn)，Cu膜與絕緣膜的時(shí)間間隔越短，黑點(diǎn)發(fā)生率越低，推斷為空氣中氧氣對(duì)Cu薄膜有氧化作用，而CuO加劇了玻璃邊緣金屬膜內(nèi)部應(yīng)力，因而可以通過(guò)H2還原CuO的方式來(lái)緩解膜層的內(nèi)部應(yīng)力。

在H2流量20000sccm的情況下，以Cu膜凸起造成缺陷數(shù)PG1為目標(biāo)，選擇處理時(shí)間（10/20s），功率（2/4 KW）為實(shí)驗(yàn)因子，設(shè)計(jì)兩因子兩水平一個(gè)中心點(diǎn)實(shí)驗(yàn)，圖3。

圖3 因子主效應(yīng)圖和交互作用圖

通過(guò)主效應(yīng)圖分析：處理時(shí)間越長(zhǎng)，功率越高，Cu膜凸起造成的缺陷數(shù)PG1越低；由交互作用圖可知處理時(shí)間和功率無(wú)明顯交互作用。處理時(shí)間和功率分別選擇20s和4KW時(shí)，缺陷數(shù)PG1發(fā)生率最小。使用該參數(shù)進(jìn)行驗(yàn)證，缺陷數(shù)PG1發(fā)生率大幅降低，從而說(shuō)明H2預(yù)處理還原性好，可以去除Cu表面氧化物，釋放Cu應(yīng)力，降低Cu hillock的發(fā)生率。

4 結(jié)論

針對(duì)絕緣膜高溫下，底柵Cu膜，在玻璃邊緣小黑點(diǎn)的現(xiàn)象，通過(guò)OM和FIB分析，確認(rèn)為Cu膜凸起。通過(guò)實(shí)驗(yàn)的方法提出一種H2預(yù)處理方式，利用H2還原性，去除Cu表面氧化物，釋放Cu膜內(nèi)部應(yīng)力，降低Cu hilllock的發(fā)生率，在實(shí)際生產(chǎn)過(guò)程中具有應(yīng)用價(jià)值。

[1] Liao Y,Shao X,Du Y,Song Y,Hu W,Zhang Z,ChenY, Wang Y,Ma Q,Yoon D,Wang D, Yuan J,Wu H,Guo Z,Hao Z,Zhang J,Lü J 2014 J.Inf.Display 15 77.

[2]寧洪龍，等，銅-鉬源漏電極對(duì)非晶氧化銦鎵鋅薄膜晶體管性能的改善，物理學(xué)報(bào)，2015，64(12).

[3] Yim J,Jung S,Yeon H,et al.Effects of Metal Electrode on the Electrical Performance of Amorphous In-Ga-Zn-O Thin Film Transistor[J].Japanese Journal of Applied Physics,2012,51(1).

[4] Choi K,Kim H.Correlation between Ti source/drain contact and performance of InGaZnO-based thin film transistors[J].Applied Physics Letters,2013,102(5).