VLSI測試向量轉(zhuǎn)換過程實(shí)現(xiàn)

張金鳳 唐金慧 馬成英

摘要

隨著超大規(guī)模集成電路（VLSI）設(shè)計(jì)的規(guī)模和復(fù)雜性不斷增加，用于測試芯片的測試向量變的非常龐大，同時(shí)測試程序設(shè)計(jì)需考慮多種因素，從而導(dǎo)致測試開發(fā)工作困難程度大大增加。自動(dòng)測試設(shè)備（ATE）不能直接使用電子設(shè)計(jì)自動(dòng)化（EDA）產(chǎn)生的仿真向量，需要通過轉(zhuǎn)換得到ATE可識(shí)別的測試向量，測試向量的轉(zhuǎn)換成為測試程序開發(fā)的關(guān)鍵步驟之一。本文介紹了VLSI測試向量轉(zhuǎn)換的概念、向量轉(zhuǎn)換的關(guān)鍵技術(shù)，分析了測試向量轉(zhuǎn)換過程，并以可編程邏輯器件為例具體講解VLSI測試向量轉(zhuǎn)換的實(shí)現(xiàn)過程。另外，開發(fā)了ATE測試向量轉(zhuǎn)換腳本軟件，縮短了測試程序調(diào)試時(shí)間，加快了測試程序開發(fā)速度。

【關(guān)鍵詞】VLSI 測試向量 轉(zhuǎn)換 ATE 可編程邏輯器件

1 引言

隨著VLSI設(shè)計(jì)水平的不斷提高，IC的邏輯關(guān)系越來越復(fù)雜，時(shí)序要求嚴(yán)格甚至苛刻，測試已經(jīng)不可能像早期那樣人工輸入測試向量來實(shí)現(xiàn)。向量一般是在VLSI設(shè)計(jì)過程中由EDA產(chǎn)生，然而EDA產(chǎn)生的仿真向量一般不能直接為ATE所用，需要轉(zhuǎn)換才能成為ATE所識(shí)別的測試向量。因此，VLSI測試程序開發(fā)中，測試向量轉(zhuǎn)換已經(jīng)成為測試程序開發(fā)的一個(gè)重要環(huán)節(jié)。國外有些公司也能提供成熟的軟件來實(shí)現(xiàn)測試向量轉(zhuǎn)換，但價(jià)格高昂（一般需要幾萬或幾十萬美金）、培訓(xùn)成本高，另外軟件系統(tǒng)龐大、維護(hù)困難、技術(shù)支持和升級費(fèi)用高。因此，很有必要研究VLSI測試向量轉(zhuǎn)換方法，實(shí)現(xiàn)測試向量的快速轉(zhuǎn)換，縮短測試程序開發(fā)周期。

2 測試向量轉(zhuǎn)換

測試向量轉(zhuǎn)換就是在集成電路測試時(shí)使用EDA工具生成的仿真向量，轉(zhuǎn)換為ATE需要的測試向量的過程。仿真向量有多種格式，如VCD、EVCD、WGL、STIL等，一般跟所使用的EDA軟件有關(guān)?；诠δ軠y試的仿真一般輸出VCD格式的向量，基于結(jié)構(gòu)測試的仿真一般輸出WGL格式的向量，最新的軟件工具一般支持目前國際上較先進(jìn)的STIL格式的仿真輸出。一般意義上的測試向量包括測試時(shí)序和測試向量，是周期化的結(jié)果，格式與測試平臺(tái)有關(guān)。不同品牌的ATE，測試向量格式一般不同，即使是同一品牌的ATE，其測試向量的格式也可能不完全相同。

測試向量的轉(zhuǎn)換，重點(diǎn)是將基于事件的仿真向量，分割成周期化的測試時(shí)序和測試向量，當(dāng)然也包括轉(zhuǎn)換前的時(shí)序優(yōu)化和轉(zhuǎn)換后的向量壓縮與編譯。若有些仿真向量轉(zhuǎn)換不成功，則需要重新對這部分向量進(jìn)行時(shí)序調(diào)整、優(yōu)化，仿真輸出后再次轉(zhuǎn)換。仿真向量轉(zhuǎn)換為測試向量后，需要結(jié)合使用先前準(zhǔn)備好的通道配置文件（.pin）和電平設(shè)置文件（.level），進(jìn)行測試程序調(diào)試。若一次調(diào)試不通過，則需要進(jìn)行第二次調(diào)試，第三次調(diào)試，……等等，3向量轉(zhuǎn)換過程分析

測試向量轉(zhuǎn)換過程中，首先需要關(guān)注生成的波形數(shù)量是否超過ATE的波形存儲(chǔ)容量，如果超過，需要對波形進(jìn)行手工合并。還有如果測試時(shí)序中所包含的沿?cái)?shù)量超過ATE所能提供的定時(shí)沿?cái)?shù)量，測試將無法完成。最后將測試向量導(dǎo)入ATE，由ATE產(chǎn)生測試激勵(lì)，送入DUT，并對DUT的輸出進(jìn)行采樣、比較。一般來講比較的結(jié)果有兩種：

（1）比較結(jié)果符合仿真結(jié)果，那么，這一段向量就算調(diào)試通過，可進(jìn)行下一段向量的調(diào)試;

（2）比較結(jié)果與仿真結(jié)果不符，則需要根據(jù)芯片的基本功能特征和時(shí)序特點(diǎn)，不斷調(diào)整測試時(shí)序中的各個(gè)驅(qū)動(dòng)沿和比較沿。

大規(guī)模集成電路的測試一般需要經(jīng)歷三個(gè)階段：第一個(gè)階段是仿真階段，一般運(yùn)用EDA或 ATPG工具仿真完成;第二個(gè)階段是測試程序開發(fā)階段，主要進(jìn)行測試接口設(shè)計(jì)、測試向量轉(zhuǎn)換和測試調(diào)試工作;第三個(gè)階段是測試階段，完成測試工作。

4 向量轉(zhuǎn)換關(guān)鍵技術(shù)

目前，大多數(shù)大規(guī)模集成電路測試都是基于功能的仿真，仿真輸出一般是VCD格式，VCD文件是電平信號(hào)的事件集合，而ATE測試向量是周期化的代碼，因此，開發(fā)測試程序中的一個(gè)重要工作就是將仿真VCD文件轉(zhuǎn)換成ATE可識(shí)別的代碼，也就是進(jìn)行測試向量轉(zhuǎn)換。進(jìn)行測試向量轉(zhuǎn)換時(shí)，需要重點(diǎn)突破VCD電平分離方法、測試時(shí)序提取方法、測試向量壓縮方法等關(guān)鍵技術(shù)。

4.1 VCD電平分離

由于VCD中，不管是輸入信號(hào)還是輸出信號(hào)，所有的有效信號(hào)電平都是以。或1表示，而ATE的驅(qū)動(dòng)沿和比較沿所對應(yīng)的測試波形是不同的，因此，在進(jìn)行時(shí)序提取和向量轉(zhuǎn)換前，必須先根據(jù)芯片的各管腳屬性按一定格式寫成配置文件，雙向管腳則需要指出其控制信號(hào)。

4.1.1 純輸入、純輸出信號(hào)的分離

對于純輸入信號(hào)，信號(hào)電平0、1仍然用0、1表示，對于純輸出信號(hào)，用L表示0，用H表示1。

4.1.2 雙向信號(hào)的分離

雙向管腳有時(shí)作為輸入有時(shí)作為輸出，需要指出其控制信號(hào)，如當(dāng)控制信號(hào)為。時(shí)，該雙向管腳作為輸出使用，用L表示電平。，用H表示電平1，那么為1時(shí)就作為輸入，信號(hào)電平0、1仍然用0、1表示。

4.1.3 總線信號(hào)的分離

VCD中，總線信號(hào)電平從左到右分別對應(yīng)最高位到最低位，分離時(shí)同樣要根據(jù)其管腳屬性（純輸入、純輸出或雙向）進(jìn)行格式上的變換。

4.2 測試時(shí)序提取

時(shí)序提取方法理論上有兩種，一種是單點(diǎn)取樣法，單點(diǎn)取樣是在每個(gè)周期的固定時(shí)刻對信號(hào)進(jìn)行取樣。對于輸入信號(hào)，一般取樣點(diǎn)設(shè)置在周期靠前位置;對于輸出信號(hào)，一般取樣點(diǎn)設(shè)置在周期靠后位置，這樣做的目的是保證芯片有足夠的傳輸延遲時(shí)間。另一種是波形繼承法，波形繼承法是將仿真向量按ATE測試周期進(jìn)行時(shí)間上的切割，切割產(chǎn)生的波形原封不動(dòng)保存下來，形成測試時(shí)序和向量。二者各有優(yōu)缺點(diǎn)。實(shí)際工作中使用的方法往往是二者的結(jié)合。

4.3 測試向量壓縮

隨著VLSI集成度的不斷提高，芯片的功能越來越強(qiáng)大，測試它所需要的向量也變的越來越長。然而，ATE的向量存儲(chǔ)深度是有限的，當(dāng)芯片的測試向量超過了的向量存儲(chǔ)深度，測試將無法完成。還有，當(dāng)測試向量較大時(shí)，每次向ATE導(dǎo)入向量都會(huì)占用較長時(shí)間，不便于測試程序的調(diào)試。

周期化后的測試圖形是按照測試周期劃分的測試向量，結(jié)構(gòu)上十分整齊，并且為了完成某種特定的功能測試，在一段時(shí)間內(nèi)測試波形變化不是很大，所以其中會(huì)存在許多重復(fù)的測試向量。測試向量壓縮的基本原理是利用ATE的指令功能實(shí)現(xiàn)向量的REPEAT、LOOP等。

5 測試向量轉(zhuǎn)換實(shí)現(xiàn)

結(jié)合工作實(shí)踐，本文提出一種VLSI測試向量轉(zhuǎn)換實(shí)現(xiàn)的方法，下面以可編程邏輯器件為例具體分析VLSI測試向量轉(zhuǎn)換的實(shí)現(xiàn)過程。

5.1 設(shè)計(jì)編寫源程序

根據(jù)被測芯片手冊，設(shè)計(jì)編寫功能源程序，比如將可編程陣列設(shè)計(jì)成具有一定功能的邏輯電路，將內(nèi)嵌存儲(chǔ)模塊設(shè)計(jì)成一定容量的單口SRAM等，并實(shí)現(xiàn)全部資源的覆蓋，一般使用硬件編程語言實(shí)現(xiàn)，并在相應(yīng)軟件開發(fā)環(huán)境下編譯。

5.2 在線仿真

根據(jù)設(shè)計(jì)編寫的源程序，在相應(yīng)軟件開發(fā)環(huán)境下建立仿真文件，對測試工程進(jìn)行仿真，仿真頻率設(shè)為ATE測試頻率，復(fù)位信號(hào)有效，一般對所有的可能輸入進(jìn)行遍歷。比如對于4輸入查找表結(jié)構(gòu)的可編程邏輯陣列，若設(shè)計(jì)成4輸入4輸出的串行邏輯電路，仿真文件中的四個(gè)輸入信號(hào)可從0000步進(jìn)到1111。使用modelsim進(jìn)行仿真，并生成VCD仿真文件。

5.3 獲取輸出波形，導(dǎo)出采樣數(shù)據(jù)

VCD仿真文件用來記錄特定時(shí)刻的信號(hào)變化，它包含了豐富的芯片信息，但因?yàn)榉抡婧蜏y試的差異，這兩者所需的文件格式是有很大區(qū)別的，如測試時(shí)常常需要確定文件中包含的各個(gè)管腳的方向，并屏蔽一些用不到的管腳，這些操作都需要把信號(hào)按管腳來分類，而VCD文件是包含有時(shí)間量程，范圍定義，堆放了時(shí)間類型和隨著時(shí)間的增加實(shí)際值改變信息的ASCII文件，是按時(shí)間點(diǎn)來劃分的，所以需要進(jìn)一步轉(zhuǎn)換。可以通過購買國外成熟的軟件來實(shí)現(xiàn)，如以色列Test Insight公司的STILLink。另外，也可以通過一些其他的方法實(shí)現(xiàn)。本文將先通過EDA工具Quartos在獲取輸出波形中導(dǎo)出采樣數(shù)據(jù)，通過Quartus軟件將VCD文件保存為TBL輸出波形文件，TBL輸出波形文件中包含了時(shí)間信息以及輸入、輸出管腳的狀態(tài)，用文本編輯器導(dǎo)出詳細(xì)的采樣數(shù)據(jù)。

5.4 編寫腳本軟件文件

以上獲得的采樣數(shù)據(jù)，也并不能被ATE識(shí)別，我們編寫專用腳本文件將采樣數(shù)據(jù)文件轉(zhuǎn)換成ATE專用測試向量。依據(jù)芯片的功能仿真時(shí)序，按照ATE測試向量的固有格式，使用Delphi語言編寫專用腳本文件，將采樣數(shù)據(jù)文件轉(zhuǎn)換成ATE可以識(shí)別的測試向量。腳本軟件將測試需要的信息從TBL采樣數(shù)據(jù)文件中提取，并根據(jù)測試周期和定時(shí)沿?cái)?shù)量要求，進(jìn)行時(shí)序優(yōu)化，然后以ATE機(jī)臺(tái)可識(shí)別的格式另存到測試向量文件pattern中。該腳本軟件適用于Windows操作系統(tǒng)，使用圖形化界面，如圖1所示，左邊圖為腳本軟件底層部分，右邊空白區(qū)域?yàn)檫\(yùn)行結(jié)果的狀態(tài)顯示，右邊控件為命令按鈕。該軟件有一個(gè)后臺(tái)運(yùn)行窗口（命令行窗口，按“Ctrl+c”可終止程序運(yùn)行），提示運(yùn)行過程中的各類信息，如警告、錯(cuò)誤等。使用時(shí)，需將該軟件、TBL采樣數(shù)據(jù)文件直接放置在同一個(gè)文件夾下，這樣轉(zhuǎn)換完成時(shí)生成的測試向量文件也會(huì)放置在同樣的文件中。

5.5 測試向量的調(diào)試和整理

由于源程序編寫過程中可能有冗余，仿真波形的觸發(fā)向量可能和待測器件復(fù)位操作不同步，所以經(jīng)過波形抓取和腳本文件轉(zhuǎn)換得到的測試向量并不能夠直接用于測試。主要表現(xiàn)是延遲時(shí)間不一致，也就是實(shí)際出現(xiàn)輸出和測試向量不同步，但是波形格式是一致的。要在測試ATE上經(jīng)過多次的調(diào)試，并且不斷的優(yōu)化源程序結(jié)構(gòu)，保證輸出延遲時(shí)間穩(wěn)定，并且通過增加或者減少延遲時(shí)間保證測試向量和實(shí)際輸出完全一致。另外，針對單行或多行的重復(fù)測試向量利用ATE指令功能的REPEAT、LOOP實(shí)現(xiàn)測試向量的壓縮，降低測試向量相同時(shí)的冗余。

6 結(jié)束語

本文從測試工作實(shí)踐出發(fā)，基于大規(guī)模測試系統(tǒng)，詳細(xì)分析了VLSI測試向量轉(zhuǎn)換的流程，并開發(fā)了ATE測試向量轉(zhuǎn)換腳本軟件，達(dá)到了加快測試開發(fā)速度、降低測試成本的目的。

參考文獻(xiàn)

[1]潘洪良.VLSI自動(dòng)測試向量生成技術(shù)研究[D].黑龍江大學(xué)，2012.

[2]孫亞春.STIL-ATE與EDA之間的橋梁[J].中國集成電路，2010，133（06）：70-72.

[3]IEEE P1450.1，IEEE Standard TestInterface Language（STIL）for DigitalTest Vector Data Design Extension[S].

[4]王鑫.測試向量的自動(dòng)生成及其功能驗(yàn)證環(huán)境[D].上海交通大學(xué)，2006.

[6]吳明行.芯片的測試向量轉(zhuǎn)換技術(shù)研究與系統(tǒng)實(shí)現(xiàn)[D].中國科學(xué)院研究生院，2006.

[7]李九州，楊兵.一種實(shí)用的VCD處理方法[J].電子設(shè)計(jì)工程，2013，21（15）：61-64

[8]于海濤.測試數(shù)據(jù)編碼壓縮技術(shù)的研究[D].哈爾濱工程大學(xué)，2008