潛用超高頻通信中HDR模擬信號鏈路研究

張 帥，劉 勇，李 艷，劉 鑫

(武漢第二船舶設計研究所，湖北 武漢 430064)

0 引 言

由于在通信世界不同的標準和協議的快速進化，靈活性和適應性已成為現代通信系統的最重要特征，為此，在過去的幾年里，高效的硬件架構能夠支持不同的標準設計和多個無線協議，已經獲得了極大的關注[1]。伴隨著半導體技術、模擬集成電路和信號處理技術的高速發展，模擬芯片和印制板電路制作工藝的飛速提升，近些年射頻和中頻濾波器，LNA和ADC各項關鍵參數都有大幅度優化，為進一步改善傳統接收機電路的模擬前端鏈路提供了可靠的技術支持[2]。

隨著潛艇衛星通信需求的高速發展，目前星地間通信的數據傳輸速率需進一步提升，使得潛艇超高頻衛星通信的接收技術面臨嚴峻挑戰[3]。HDR解調接收技術廣泛應用于潛艇的衛星通信、導航和測控通信網中，近些年，720 Mbps和1.2 Gbps中頻的解調接收系統正在研究或實驗。本文主要針對傳統的HDR系統前端模擬鏈路的關鍵技術提出自己的研究結果和優化。

傳統的解調接收系統結構框圖如圖1所示，該方案由3部分組成：射頻下變頻器、中頻模擬信號調理和FPGA平臺下的數字下變頻器設計。射頻下變頻器主要功能是將C/X/Ka/Ku波段的潛用衛星信號由天線接收到的下變頻器中，下變頻得到期望的中頻信號，這部分獨立出來，組成了射頻下變頻器。傳統的衛星通信中，下變頻后的數據傳輸速率一般不超過375 Mbps，后端的模擬信號鏈路和數字信號處理也基于此傳輸數據率。然而，近些年更高速率的衛星通信的研究中，需要在傳統的關鍵技術上做適合更高速率傳輸的研究和優化。第2部分和第3部分組成HDR解調器系統（本文的研究主要集中于這2個部分中的模擬信號鏈路的研究和優化），IF信號通過專用同軸線接口SMA/BNC連接入第2部分的模擬前端信號調理電路，針對不同衛星下變頻器的輸出IF信號，LNA單元做固定增益的調理，以單端信號或差分信號的形式送入的ADC，完成IF信號的采樣。傳統接收機中，ADC效果比較依賴于RF下變頻器IF信號的功率和信噪比，易造成信號幅度過低，分辨率差和信號飽和失真等問題。另外，由固定增益放大器和ADC構成的模擬信號鏈路也存在信號帶寬較窄，抗干擾能力差等缺點。第3部分：采樣后的信號進入基于可編程邏輯陣列 （FPGA）平臺的DDC處理模塊中。傳統的DDC系統由本地振蕩器（NCO）、混頻器、濾波器和半帶濾波器（FIR&HBF）以及抽取器（CIC）組成，其主要作用：把中頻信號變為零中頻信號，同時降低采樣率，從頻譜上看，數字下變頻將ADC采樣后信號從中頻變換到基帶。這樣的處理由兩步完成：首先是將輸入信號與正交載波相乘，然后進行數字濾波濾除不需要的頻率分量。NCO、混頻器、數字濾波器速率要等于采樣率，采樣率低于600 MHz，很難實時的在FPGA中進行處理[4]。

1 HDR 接收機系統結構

本文針對最近提出的720 Mbps和1.2 Gbps中頻的衛星解調接收系統提出一種模擬信號鏈路關鍵技術的優化方案。圖2為本文解調接收系統的設計方案圖。相對于傳統接收機的3個部分比較，第1部分的前端中頻信號從 375 MHz 提升到 720 MHz 和 1.2 GHz，第3部分基于FPGA的處理平臺同時處理2個通道和，第2部分模擬信號鏈路為本文提出的一種優化方案。該方案由BPF，VGA，LNA和高速ADC實現IF信號的自動增益控制、帶通濾波和高速ADC采集。

2 幾種 HDR 前端模擬信號鏈路方案

針對RF下變頻器的IF輸出頻率為720±200 MHz或 1.2 GHz±300 MHz，阻抗 50 Ω，第 1 種方案，也是目前采用較多的方案為使用RF/IF固定增益放大器，例如ADL5542，內部集成信道阻抗匹配電路和20 dB固定增益放大電路，該方案結構簡潔，幅頻特性良好，從 500 MHz 到 1.5 GHz 帶內波動僅不到 1 dB，但該方案的缺陷也是致命的，因為該方案不能靈活調節IF信號的幅度，容易造成IF信號幅度過低、分辨率差和信號飽和失真等問題，對后級的ADC采樣和FPGA處理產生不可恢復的影響。第2種方案，可以使用分立式的AGC模塊，能根據輸入信號電壓的大小，自動調整模塊的增益，使得模塊的輸出電壓保持在ADC的最佳輸入功率范圍內。其機構框圖如圖3所示：核心模塊為電壓信號調節的可控增益放大器，該電壓信號由電平檢測器（峰值檢波電路）、低通濾波器、直流放大器、電壓比較器和控制電壓產生器組成的環路自動生成。

圖 1 傳統解調接收系統Fig. 1 Traditional demodulation receiving system

圖 2 本文解調接收系統Fig. 2 This paper's demodulation receiving system

圖 3 分立式 AGC 結構框圖Fig. 3 Structure diagram of discrete AGC

針對前2種方案的優缺點，本文提出一種新的模擬信道調理方案，如圖2中模擬信號鏈路的設計所示，該方案結構復雜度具有類似于方案1的優勢，優化了方案2的幅頻特性抖動和不同增益下一致性差的問題，同時實現了自動增益控制，較好地解決了方案1中因IF信號幅度不可靈活控制造成的一系列影響。此外，該方案具有增益動態范圍廣、調理響應速度快、功耗低、噪聲抑制效果良好的優點。

為了支持雙通道衛星數據的同步解調，該方案采用2種不同中心頻率和頻寬的BPF，處理2個通道的IF信號，就一個通道來講，IF信號進入HDR解調系統時，先經過一級BPF濾除低頻分量和高頻干擾，然后到下級數字式程控可變增益放大器（VGA），其增益由FPGA信號處理端控制，實現25 dB增益調節，再進入到下級低噪聲放大器（LNA）實現固定增壓20 dB調理，然后再經過VGA和BPF，濾除前端模擬鏈路引入的高頻噪聲和外界干擾，最后通過單端轉差分的30～1 800 MHz的RF變壓器，以差分信號的形式進入到雙通道8-bit ADC端，該ADC支持雙通道同時采樣，因為其內部有采樣保持單元，其最高速度可以達到1.7 Gbps，在選擇單通道采樣的情況下最高可以達到3.4 Gbps。采樣后的數字信號在ADC內部做了1:2的降速并以32對差分LVDS信號對的電平模式送給FPGA端。考慮到這32對LVDS信號最高傳輸速率仍然會在1.5 Gbps左右，為了保持信號同步和較低的串擾，在PCB布板時以差分的蛇形等長線進入到FPGA處理平臺，并針對其傳輸線設計100 Ω的特征阻抗，與FPGA的差分Bank接收端更好地匹配。該方案的示意電路圖如圖4所示。

通過對3種模擬信號鏈路的PCB電路板的實際測試和數據分析得出模擬信號鏈路的關鍵指標，圖5給出了3種方案的幅頻特性響應曲線的對比圖，保持輸入信號為–10 dBm，頻率從 500 MHz～1.6 GHz掃頻，得出3種方案的增益值，并在Matlab中做仿真對比?？梢悦黠@看出，方案1的曲線在帶內平坦度最好，只有1.7 dB；其次，方案3的帶內平臺度也比較良好，特別是所考慮 720±200 MHz或 1.2 GHz±300 MHz 的帶寬范圍內，其波動均小于0.73 dB或2.07 dB；方案2的帶內波動最大，而且波動規律比較雜亂，在720±200 MHz 或 1.2 GHz±300 MHz的帶寬范圍內，其波動為 4.1 dB或3.9 dB。從頻譜響應上說，方案3克服了方案1幅度不可自動調節的缺陷，同時優化了方案2中存在的不可容忍的帶內抖動，是最適合HDR解調系統的模擬信號鏈路。

圖 4 本文提出的一種新的模擬信道調理方案圖Fig. 4 New scheme diagram of analog channel conditioning in this paper

圖 5 三種方案的幅頻特性曲線對比圖Fig. 5 The amplitude-frequency characteristics of these three schemes

對于HDR解調系統來講，不同增益下的響應曲線的一致性也極為關鍵，圖6給出了方案3在不同增益情況下的幅頻特性響應曲線，設置不同功率的輸入信號，從–5 dB～50 dB設置模擬前端的增益，頻率從500 MHz～1.6 GHz掃頻，并將獲取到的數據在Matlab上仿真，可以明顯看出該方案各個增益值下能夠保持良好的一致性，并得出結論，實測動態范圍最大可以達到55 dB，各個增益下響應一致性好。

圖 6 方案3下不同增益下的幅頻特性曲線圖Fig. 6 Amplitude-frequency characteristic curves under different gain in the third scheme

在無線通信中由于氣候、環境、距離等各種因素的影響，接收到的信號幅度隨機起伏變化，為了更好地調理模擬前端的信號，鏈路需要具有快速響應特性的AGC。圖7和圖8給出了方案2和方案3的響應時間對比圖，兩者有很大的區別。方案2響應時間長，實測28 μs，有個明顯的調整信號輸出的過程，該過程是方案2內部的峰值檢波電路、電壓比較器和控制電壓產生器互相適應的必然結果。而方案3由FPGA直接給出數字信號進行增益控制，靈敏度高，響應時間僅為7 ns，相比方案2更具優勢。

圖 7 方案 2 AGC 響應時間測試Fig. 7 Respond time of AGC in the second scheme

圖 8 方案 2 AGC 響應時間測試Fig. 8 Respond time of AGC in the third scheme

3 高速 PCB 制作關鍵點的探究

模擬信號鏈路的阻抗設計是信號完整性的關鍵，任何阻抗突變都會引起信號的反射和失真。微帶線的特征阻抗為：

關鍵信號鏈路的PCB布線對阻抗匹配非常重要，圖9為針對2種布線的TDR仿真，R布線的阻抗幾乎沒有什么變化。因此，在試驗PCB上，模擬信號鏈路均采用R布線，減弱因阻抗變化而引起不確定的信號反射。

圖 9 使用 90°布線和 R 布線不同阻抗的 TDR 仿真Fig. 9 TDR simulation of different using 90 ° and R wiring

在制作試驗PCB板時，著重考慮了電源回路和信號地分割對模擬鏈路信號的影響[6–7]。放大器和BPF構成的模擬鏈路的供電回路與ADC數字端供電以及FPGA其他供電回路在電路板的空間布局和電流路徑彼此獨立，并在電源模塊端單點共地。為了取得較好的測試效果，采用蜂窩屏蔽殼和全屏蔽處理[8–9]，并設計子母板的結構，盡量降低外界環境和供電電源之間的干擾，最后圖10給出了試驗用的2個驗證模擬信號鏈路的PCB，分別是本文所描述的方案2（下半部分）和方案3（上半部分）的實物圖。

圖 10 方案 2 和方案 3 的實物圖Fig. 10 Physical pictures of the two schemes

4 結 語

本文提出并實現了一種高動態范圍，快響應速度，噪聲抑制效果好的模擬信號鏈路優化方案。通過陶瓷帶通濾波器（BPF）模塊，數字式程控可變增益放大器（digital control variable gain amplifier，VGA），低噪聲放大器（LNA），RF/IF固定增壓放大單元和1.7 GHz高輸入帶寬的模數轉換器（ADC），實現了對720 MHz和1.2 GHz中頻模擬信號采樣，調理和全自動增益控制（AGC）。該方案能自動、快速實現增益控制，動態范圍廣，通帶范圍內各個增益點的幅頻特性好、功耗低、噪聲抑制效果良好。此外，該方案可以推廣到衛星寬帶信號接收，無線通信系統的信號檢測、調制、解調和識別等相關應用的前端模擬鏈中。

[1]PAOLO Z. A programmable carrier phase independent symbol timing recovery circuit for QPSK/OQPSK signals [J],Microprocessors and Microsystems,2008,32: 437–446.

[2]PAOLO Z. A programmable carrier phase independent symbol timing recovery circuit for QPSK/OQPSK signals [J],Microprocessors and Microsystems,2010,32: 437–446.

[3]MULIKIFETHOMS P. Implementation of a 622 mbps ofdm digital modem 20th AIAA international communication satellite systems conference and exhibit 12–15 may 2012 montreal[C],Quebec,Canada

[4]PARK J I L. A study on demodulation system design of the VOR receiver [J]. Communications in Computer and Information Science,2014(184) CCIS,No. Part I,343–349.

[5]Umenyiora Chidubem Andrew. Dielectric constant of sand using TDR and FDR measurements and prediction models [J],IEEE Transactions on Plasma Science,vol. 40,no.10 PART 1,2015: 2048–2415.

[6]樊友文,閻毓杰,許榮彧. 屏蔽電纜的耦合影響分析[J]. 艦船科學技術,2011,33(7): 71–74.

[7]周暢,楊華容. 許榮彧. 基于CST的多電纜耦合影響仿真分析[J]. 艦船科學技術,2015,6(29): 101–104.

[8]閻毓杰,許榮彧,劉剛. 艦艇雙絞線電纜耦合影響預測與仿真[J]. 艦船科學技術,2012,9(34): 103–106.

[9]閻毓杰,許榮彧,劉剛. 多層屏蔽電纜耦合影響的數值分析[J].水電能源科學,2011,6(29): 177–179.