基于DSP+FPGA的儀表著陸機載接收機檢測儀

牛強軍， 緱朋帥

(1.鄭州大學信息工程學院，鄭州 450001； 2.空軍第一航空學院航空電子工程系，河南 信陽 464000)

基于DSP+FPGA的儀表著陸機載接收機檢測儀

牛強軍1,2， 緱朋帥1

(1.鄭州大學信息工程學院，鄭州 450001； 2.空軍第一航空學院航空電子工程系，河南 信陽 464000)

基于DSP+FPGA結構開發一種儀表著陸機載接收機檢測儀，用于解決傳統檢測設備存在的攜帶不便、效率低、成本高的問題。以DSP+FPGA結構為核心配合外圍信號合成、接口轉換、模擬信號采樣和人機交互等電路組成了儀表著陸機載接收機檢測儀的電路系統。解決了儀表著陸地面臺站信號模擬、基于FPGA的ARINC429協議轉換和基于DSP的檢測策略設計與數據分析等問題。結果表明，該檢測儀能夠實現對儀表著陸機載接收機的檢測，使用靈活方便。

儀表著陸系統； 檢測儀； 信號模擬； ARINC429

0 引言

據調查研究顯示，飛機著陸階段是飛行事故高發時段，超過60%的飛行事故發生在該階段，因此在飛機著陸階段對其進行精密引導尤為必要。儀表著陸系統(Instrument Landing System，ILS)是飛機精密進場引導設備。儀表著陸機載接收機接收地面導航臺站播發的導航信號，實時地向飛行員提供角度引導信息和距離信息，保障飛機可在低能見度甚至完全不可見的條件下安全著陸[1]。儀表著陸系統作為精密進場引導設備，其工作狀態直接影響飛機的安全著陸，因此對儀表著陸機載接收機定期進行檢測與校驗是十分必要的。

目前的檢測設備多采用將檢測單元和信號模擬單元分離設計的方法[2]，這種由上述兩個單元構建而成的檢測設備體積較大、難于攜帶，不適合外場使用，此外檢測單元和信號模擬單元分離設計也會增加成本。……