一種通用寬帶鎖相頻率源的設計

張 杰，代傳堂，崇毓華

(中國電子科技集團公司第三十八研究所，合肥 230088)

一種通用寬帶鎖相頻率源的設計

張 杰，代傳堂，崇毓華

(中國電子科技集團公司第三十八研究所，合肥 230088)

設計了一種基于HMC833LP6GE的通用寬帶鎖相頻率源，在25～6 000 MHz頻率范圍內實現輸出信號頻率、功率可調。該鎖相環設計簡潔，集成度高，功耗低，成本低，可滿足多方面的需求。測試數據表明該鎖相環具有優秀的雜散抑制和相噪性能。

鎖相環；HMC833；寬帶；單片機

0 引 言

頻率源是雷達、通信、信息對抗和儀器儀表等電子系統的核心，其好壞直接影響了系統性能。[1]隨著電子技術的發展，雷達等電子設備對頻率源的要求越來越高，引導著頻率源向寬頻帶、小體積、低相噪、低雜散的方向發展。本文介紹一種基于HMC833LP6GE的通用寬帶鎖相環。該鎖相環輸出頻率范圍為25～6 000 MHz，具有寬頻帶、小體積、低相噪和低雜散的特點。

1 鎖相環設計

1.1 HMC833介紹

HMC833LP6GE是由Hittite公司開發的一款低噪聲、寬頻帶的小數分頻鎖相環芯片[2]，鑒相頻率可達100 MHz，其內部集成壓控振蕩器(VCO)，VCO輸出頻率范圍為1 500～3 000 MHz，利用片內集成的分頻器和倍頻器，輸出頻率可擴展到25～6 000 MHz，具有極好的寬帶性能。該芯片有著業界領先的相噪性能，帶內典型相噪為-110 dBc/Hz，最大輸出功率為3 dBm，并有9 dB的程控調節范圍(3 dB步進)。

圖1所示為HMC833LP6GE的功能框圖。從圖中可以看到該芯片的各個功能模塊。參考信號由管腳XREFP輸入芯片，經過R分頻器，然后送到鑒頻鑒相器(PFD)與來自VCO的反饋信號進行鑒相。鑒相器的輸出經過電荷泵后由管腳CP輸出至外部的環路濾波器，環路濾波器的輸出再由管腳VTUNE輸入來控制VCO。VCO的輸出信號經過一個N分頻器反饋到鑒頻鑒相器形成鎖相環路。

外部控制信號通過SCK、SDI和SEN管腳以SPI總線的形式寫進芯片內部的寄存器。管腳LD_SDO為多功能管腳，可以輸出內部寄存器的值，也可以配置為鎖定監測輸出等信號。當配置為鎖定監測輸出時，高電平表示環路鎖定，低電平表示環路失鎖。鎖相環的輸出頻率可表示為

圖1 HMC833功能框圖

(1)

fout=fVCO/K

(2)

其中，fout為鎖相環的輸出頻率；fVCO為壓控振蕩器的輸出頻率；Nint為整數部分的分頻比；Nfrac為小數部分的分頻比；R為輸入參考信號的分頻比；K是由位于VCO輸出端的分頻器和倍頻器共同決定的一個系數，其作用在于擴展鎖相環輸出頻率范圍。

根據鎖相環相位噪聲理論[3]，環路帶寬內的相位噪聲可由以下公式計算得出：

PNtotal=PNsysth+10logFpfd+20logN

(3)

其中，PNtotal為鎖相環的帶內相位噪聲，PNsysth為鎖相環的歸一化相位噪聲基底，Fpfd為鑒相頻率，N為VCO反饋信號的分頻比。對于小數分頻的鎖相環，分頻比N等于整數部分分頻比Nint與小數部分分頻比Nfrac的和。以100 MHz晶振的輸出信號為參考，分頻比R設置為1，分頻比N設置為30，系數K設置為1，此時鎖相環輸出3 GHz，帶內相位噪聲計算約為-117 dBc/Hz。

1.2 整體設計

在現代雷達系統中，有時需要的本振源數量較多，有時需要本振源具有自主跳頻功能，有時需要本振源根據外部輸入控制碼進行跳頻，造成的結果就是很多個本振源核心模塊差別不是很大，但必須根據個體需求重新設計局部電路，加大了設計工作量。針對這個問題，本文對基于HMC833LP6GE的鎖相環進行了一些通用性的設計，讓一個模塊兼顧多方面的需求。

通用鎖相模塊的整體框圖如圖2所示。除HMC833LP6GE芯片外，模塊主要包括單片機、環路濾波器和放大濾波鏈路。單片機主要用于對鎖相環芯片內部的寄存器進行配置，設置N分頻比、R分頻比、電荷泵電流等參數。環路濾波器對鑒頻鑒相誤差脈沖信號進行低通濾波處理，濾除高頻分量輸出直流信號，即為VCO的調諧電壓。該調諧電壓決定了VCO輸出的信號頻率。放大濾波鏈路對鎖相環輸出的信號進行放大，并對不需要的高頻諧波信號進行一定程度的抑制，滿足輸出信號的功率電平需要。

圖2 通用鎖相模塊整體框圖

1.3 單片機設計

在本設計中，鎖相環芯片內部寄存器的配置是由單片機完成的。單片機選用的是Microchip公司生產的PIC16F684ST。該單片機為14引腳，數據位寬為8位，具有2 KB的程序存儲器和128字節的數據存儲器。模塊中預設了3個I/O端口(EN，CLK，DATA)，只需進行適當的程序編寫就可對輸入的頻率碼進行譯碼，然后通過SPI總線對鎖相環芯片內部的寄存器進行配置，達到跳頻的目的。不需要跳頻時，亦可以適當地編寫程序來控制鎖相環輸出穩定的信號。總體來說，面對不同的需求，都可以通過編寫程序來靈活地控制鎖相環，通過兩個管腳就可方便地實現在線串行編程。

1.4 環路濾波器設計

由于HMC833LP6GE內部集成了VCO，因此只需設計一個外部的環路濾波器就可正常工作。環路濾波器其實是一個低通濾波器。[4]它決定了鎖相環輸出信號的雜散抑制、相位噪聲、鎖定時間和穩定性等指標，因此設計時需綜合考慮各項指標的要求。

環路濾波器分為無源濾波器和有源濾波器。無源濾波器受鎖相環芯片電荷泵供電電壓所限，輸出的VCO調諧電壓不高于電荷泵供電電壓，因而無源濾波器適合VCO調諧電壓較低的應用。[5]在VCO的調諧電壓較高時，需使用有源濾波器。在對輸入的鑒相誤差信號進行濾波的同時，有源濾波器還能提供一定的增益，將調諧電壓調整到合適的使用范圍。有源濾波器通常需要使用運算放大器。運放會引入一定的外部噪聲，從而對信號的相位噪聲造成不利影響。相比之下無源濾波器全部由無源器件組成，不會影響信號的相噪。在本設計中，電荷泵和VCO的供電電壓均為5 V。為了不影響相噪，利用ADS2008軟件設計了一種四階無源濾波器，如圖3所示。

圖3 環路濾波器

1.5 放大濾波設計

HMC833LP6GE鎖相環的輸出信號功率一般不超過5 dBm，往往達不到作為本振時的功率需求，因此需要對輸出的信號進行放大。在本設計中，放大器選擇的是Sirenza Microdevices公司生產的SBW-5089。這是一款寬帶中等功率輸出的放大器，工作頻率范圍為DC～8 GHz，在6 GHz工作頻率處仍然有15 dB的增益，如圖4所示。該放大器在6 GHz頻率處的-1 dB壓縮點功率值約為12 dBm。這就可以保證在鎖相環的整個輸出頻率范圍內信號功率可以滿足中等功率本振的要求。放大器的輸入端設置了衰減網絡，再加上片內的9 dB衰減范圍，可靈活地調整輸出信號功率。在放大器的輸出端還使用了一個Mini公司生產的LFCN系列低通濾波器，以濾除不需要的高次諧波。

圖4 放大器SBW-5089增益曲線

2 測試結果

寬帶鎖相頻率源的實物圖如圖5所示。根據前文的設計，利用中電四十一所生產的帶相噪測試功能的頻譜儀(AV4036E)對通用鎖相環模塊進行了相關測試。圖6顯示的是輸出頻率為2.8 GHz時的頻譜圖，易見該頻點的雜散抑制指標優于60 dBc。圖7和圖8分別顯示的是輸出頻率為2.8 GHz時的相噪仿真圖和相噪實測圖，在1 kHz頻偏處的實測相位噪聲約為-106 dBc/Hz，與仿真值-108 dBc/Hz相比惡化了2 dB，符合預期。

圖5 鎖相頻率源實物圖

圖6 2.8 GHz輸出頻譜圖

圖7 2.8 GHz輸出相噪仿真圖

圖8 2.8 GHz輸出相噪實測曲線

3 結束語

本文采用內部集成VCO的鎖相環芯片，設計了一種通用寬帶鎖相頻率源。該鎖相環設計簡潔，集成度高，功耗低，成本低，可滿足多方面的需求。測試數據表明該鎖相環具有優秀的雜散抑制和相噪性能。

[1] Vadim Manassewisch. 頻率合成原理與設計[M]. 何松柏, 宋亞梅, 鮑景富, 等譯. 3版. 北京：電子工業出版社, 2008.

[2] Hittite Microwave Corporation. HMC833LP6GE Da-tasheet.V01.1012.

[3] Dean Banerjee. PLL Performance, Simulation and Design[M]. Santa Clara City: National Semiconductor, 2003.

[4] 遠坂俊昭. 鎖相環(PLL)電路設計與應用[M]. 何希才譯. 北京：科學出版社，2005.

[5] 代傳堂，柴文乾. 基于小數分頻鎖相的X波段頻率合成器設計[J]. 雷達與對抗，2012，32(4):52-55.

Design of a universal wideband PLL frequency source

ZHANG Jie, DAI Chuan-tang, CHONG Yu-hua

(No. 38 Research Institute of CETC, Hefei 230088)

A universal wideband PLL frequency source is designed based on the HMC833LP6GE, with the frequency and power of the output signals adjustable from 25MHz to 6 000MHz. The PLL features simple design, high integration, low power consumption and low cost, being able to satisfy a variety of requirements. The test results indicate that the PLL has excellent phase noise and spurious suppression performance.

PLL; HMC833; wideband; MCU

TN74

A

1009-0401(2017)04-0026-04

2017-08-10；

2017-08-22

張杰(1987-),男，工程師，研究方向：頻率合成器和雷達接收系統；代傳堂(1981-)，男，高級工程師，研究方向：頻率合成器和雷達接收系統；崇毓華(1985-)，男，高級工程師，研究方向：雷達接收技術與微波光子技術。