汽車組合儀表通用校驗儀的硬件設計

楊健 武漢晴川學院計算機學院

汽車組合儀表通用校驗儀的硬件設計

楊健 武漢晴川學院計算機學院

隨著超大規模集成電路和微電子技術的發展，現代高性能、高集成度和小體積的DDS產品正快速取代傳統的模擬信號頻率合成技術，成為了這類問題新的解決方案。

組合儀表 DDS FPGA

1 FPGA芯片的選擇

本設計采用的是Altera公司的FPGA器件Flex10K EPF10K10LC84-4，FLEX系列是Altera應用非常廣泛的產品，可預測延時的連續式布線結構，是一種將CPLD和FPGA的優點結合于一體的器件，它具有靈活的邏輯結構和嵌入式存儲器塊，能夠實現各種復雜的邏輯功能，主要參數如表1：

表1 EPF10K10LC84-4主要參數

2 幅度控制電路

幅度的控制采用雙DAC控制方案，原理如圖1所示。其中，DAC1用于幅度控制，根據幅度控制字，輸出相應的電壓作為DAC2的參考電壓，其參考電壓Vref接基準電壓源。DAC2將查找表輸出數據轉換位模擬量輸出。輸出模擬電壓最大值即為DAC1輸出的模擬電壓。

設控制幅度的DAC1位數為N（DAC0832位數為8）。其參考電壓為，則幅度控制的最小步進量若控制字的數值為則輸出波形的幅度為

這樣可根據波形幅度的步進量要求選擇DAC。

3 D/A轉換

TLC7528C是雙路8位數字－模擬轉換器，它們設計成具有單獨的片內數據鎖存器，其特性包括其特點包括非常緊密的DAC至DAC（DAC-to-DAC）一致性。控制輸入端DACA/DACB決定哪一個DAC被裝載，器件的轉載周期與隨機存取存儲器的寫周期類似，能方便地與大多數通用微處理器總線或端口相連接。分段高階位可以使最高有效位變化期間內的閃變為最小，該變化期間內的閃變脈沖通常是最強的。

4 濾波電路設計

DDS設計電路產生的波形由于是階梯波，所以存在高次諧波，須進行低通濾波使波形平滑，選用了二階壓控電壓源低通濾波電路，原理如圖2所示。同相放大電路的電壓增益就是低通濾波器的帶通電壓增益，即

圖 2 二階壓控電壓源低通濾波

傳遞函數為

令

則有

式（4）為二階低通濾波電路傳遞函數典型表達式。其中 為特征角頻率。由此可得低通濾波器的幅頻響應如圖3所示。選擇R=10K，C=50pf，則截至頻率 ＝200KHz。

圖3 二階有源低通濾波器的幅頻響

5 硬件調試

在硬件調試上出現了很多問題，例如低通濾波器截至頻率的選擇，幅度控制電路增益的選擇。測試硬件過程中，整體模塊下載后只有一個波形，對每個模塊單獨仿真，結果正確，但下載到實驗箱里就出錯。分析發現實驗箱上RAM只有512個字節，可能是三個ROM表太大，存儲不下，所以就只存儲了一個ROM表，于是將正弦波、三角波、方波單獨測試，測試結果完全正確。

[1]潘松，黃繼業.EDA技術使用教程.北京：科學出版社，2005

[2]周俊峰等.基于FPGA的直接數字頻率合成器的設計和實現.電子技術應用.2002.8