基于改進型軟件鎖相環的正負序分量分離新方法研究*

郭凱，程啟明，程尹曼，黃偉，徐聰

（1.上海電力學院自動化工程學院，上海200090；2.上海電力公司市北供電分公司，上海200041）

0 引 言

隨著新能源及柔性交流輸電的應用和發展，電力電子變流器的應用也變得非常普及。三相變流器的控制需要檢測電網的基波分量，在電網無故障穩態運行情況下，三相變流器可以很容易的控制，但在電網發生不對稱故障或不平衡運行情況，能否快速而準確的提取電網的正負序的基波分量對三相變流器的正常運行和控制就變得尤為重要［1-4］。

在電網不平衡條件下的電力電子變流器的控制策略中，需要對電網電壓和并網電流進行正負序分量檢測，實現對正負序分量的獨立控制［5-7］。目前，傳統的正負序分量分離方法主要有低通濾波器法、T/4延時法［8］、dq變換法、延時信號消除（Delay Signal Cancellation，DSC）級聯法、二階廣義積分器（Second Order Generalized Integrator，SOGI）法 等［9-10］。其中：低通濾波器法當截止頻率較低時響應速度慢，而截止頻率高時諧波又不能完全濾除，且濾波器會對控制系統參數造成一定的藕合影響；T/4延時法在電網電壓有畸變或頻率不穩定時，不能準確分離出正負序分量；dq變換法需在兩個或更多的同步旋轉坐標系下對被測量解藕，計算量較大，而且在電網有諧波的情況下，并不能準確分離；DSC級聯法只能消除特定次數的諧波，當要完全消除諧波時，由于級聯數太多而造成計算量太大；SOGI法對電網中低次諧波的濾除效果不是很理想。

提出一種基于改進型軟件鎖相環的正負序分量分離方法。這種方法中，采用SOGI消除高次諧波，采用正負序級聯的DSC消除低次諧波，并結合軟件鎖相環（Software Phase-Locked Loop，SPLL）的鎖相功能來提取電網中的正負序分量的方法。MATLAB/Simulink仿真結果驗證了本文所提出的改進型SPLL法遠優于常用的傳統SPLL、T/4法、DSC法、SOGI法和SIGIDSC法。

1 常規的軟件鎖相環原理

常規軟件鎖相環（SPLL）的基本結構如圖1所示［8］。當電網三相對稱時，在電網電壓定向情況下，通過αβ變換和dq變換，uq和給定信號經過PI調節得出為頻率偏差，然后與給定頻率相加后得到的就是電網電量的角頻率，再經過積分環節，為電網的相位，最后將電網的頻率和相位鎖定。而當電網電網不平衡時，經過dq變換的q軸上的電壓除了直流分量，還含有交流分量，因此傳統SPLL在電網電壓不平衡時，失去鎖定電網電壓基波的能力。

圖1 常規軟件鎖相環（SPLL）的基本結構Fig.1 Basic structure of a conventional SPLL

圖中，θ是電網電壓旋轉相量的相位角，αβ變換和dq變換分別為（忽略零序分量）：

2 基于改進型軟件鎖相環的正負序分量分離方法

2.1 正負序分量分離的總體結構

在三相三線制情況下，零序分量為零，忽略不計，當電網出現不平衡運行情況時，實現電網電壓正負序基波分量的分離。本文在αβ變換環節加入SOGI環節，在dq變換中加入正負序級聯DSC環節，從而使改進后的SPLL可以準確鎖定電網的頻率和相位，進而得到電網的正負序分量。圖2為提出的基于改進型SPLL的正負序分量分離原理框圖。

圖2 基于改進型SPLL的正負序分量分離原理框圖Fig.2 Block diagram of the separation of positive and negative sequence component based on improved SPLL

2.2 SOGI環節

圖3為二階廣義積分器（SOGI）在改進型SPLL中的功能圖。圖中，上標“+、-”代表正負序分量，“α、β”代表經過坐標變換后α軸和β軸上的分量。

圖3 SOGI在改進型SPLL中的功能框圖Fig.3 Functional block diagram of SOGI in improved SPLL

由圖3可得：

式中 q=ej90°，是通過SOGI實現90°的移相功能。

二階廣義積分器（SOGI）的電路結構如圖4所示。圖中k為阻尼比，ω0為無阻尼自然頻率。

圖4 二階廣義積分器（SOGI）的結構Fig.4 Structure of SOGI

由圖4可得傳遞函數為：

圖5為SOGI的波特圖，圖5（a）對應式（5），圖5（b）對應式（6）。由圖可見，k值的大小影響著系統的帶寬。綜合系統的響應速度和濾波效果，k值可選為1.4。由相頻特性圖可見，在ω0（此時取50 Hz）為電網基波頻率（即SPLL頻率輸出）時，輸出ud與輸入同相位，輸出ud相差90°，且兩者與輸入頻率相同。由幅頻圖可見，在基頻以上，隨著頻率增加，輸出幅值減小。因此，SOGI對低次諧波，輸出幅值衰減較少，濾波效果并不理想；SOGI對高次諧波，幅值衰減較大，濾波效果較為理想。由于SOGI的頻率輸入為SPLL的鎖定的電網電壓的頻率，因此當電網電壓頻率變化時，SOGI的濾波效果并不受無阻尼自然頻率ω0變化的影響。

圖5 SOGI的波特圖Fig.5 Bode diagram of SOGI

2.3 正負序級聯的DSC環節

由SOGI的波特圖可見，SOGI具有濾除諧波的作用，尤其是對高次諧波作用特別有效，但是對低次諧波的濾除效果不是很好。由于電網中的諧波成分中5、7次諧波的含量最多，SOGI對5、7次諧波即低次諧波濾除效果不是很明顯。因此，為了彌補SOGI這方面的不足，本文加入了正負級聯的DSC環節進行改進，以濾除經過SOGI的沒有完全消除的5、7次諧波。

在正序旋轉坐標系中，正序分量為直流量、負序分量為二倍頻的負序基波分量、n次諧波則變為n-1次諧波。在負序旋轉坐標系中，負序分量則為直流量、正序分量為二倍頻的正序基波分量、n次諧波則為n+1次諧波。因為旋轉坐標系中的諧波仍然是正弦波，因此可以利用DSC進行消除諧波［15］。在dq+、dq-坐標系中，分別可得：

式中 T為基波分量周期；n為第n次諧波；下標d、q分別表示d軸、q軸坐標上的分量。

理論上利用正負序級聯算法可以消除任意次諧波，本文利用級聯的DSC算法消除系統中大量存在的5、7次諧波。考慮到延時對PLL系統的動態響應和穩定性的影響，將dq坐標系中的DSC級聯算法轉換到αβ坐標系中。在αβ坐標系中DSC算法為：

式中α、β為分別表示坐標軸α｜β上的電壓分量即uα、uβ；下標 pos、neg分別表示正、負序分量；分別取值為 n1=2（n-1）、n2=2（n+1）。本文為消除 SOGI濾波效果不理想的5、7次諧波，其中：為消除正序中的負序分量和5、7次諧波n1取4和8；為了消除負序中的正序分量和5、7次諧波，n2取4和16。圖6為本文正負序級聯DSC的原理框圖，采用兩級級聯的DSC，其中第1級級聯時消除5次諧波，第2級級聯消除7次諧波，T是根據SPLL的得到實時的電網電壓的基波周期。

圖6 正負序級聯DSC的原理框圖Fig.6 Block diagram of cascade DSC of positive and negative sequences

經過級聯后的電壓αβ軸上的正負序分量就完全分開來，其中正負序分量經過變換就得到了三相的正負序分量，αβ軸上的正序風量經過2s/2r變換后的q軸分量反饋給SPLL結構，由此來鎖定電網電壓的基波頻率，從而由SPLL準確給SOGI和DSC提供實時的電網的基波頻率保證SOGI和DSC進行正確的正負序分量的分離和諧波的消除。

其中兩相靜止坐標系到三相靜止坐標系的變換公式為：

3 仿真實驗與討論

在MATLAB/Simulink仿真軟件上對本文提出的新的正負序分離方法與傳統SPLL法、T/4法SOGI法、DSC法和SOGIDSC法這5種常用方法進行仿真對比，以說明本文方法的優點。

下面在電網電壓平衡、不平衡和頻率變化等3種情況下進行仿真與討論。仿真中，k取為1.4，SPLL中的f取為50 Hz，仿真時間取為0.1 s。由于基波正序和基波負序都是對稱的，因此僅取a相電壓曲線進行分析。

（1）情況1：電網電壓情況時

這種情況下，電網工作于平衡情況且無諧波，頻率為恒定50 Hz，其電壓波形如圖7所示。

圖7 電網平衡時電壓波形Fig.7 Voltage waveform in balanced grid

此情況下仿真波形如圖8所示。其中：圖8（a）～圖8（f）分別改進型 SPLL、傳統 SPLL法、SOGIDSC法、T/4延時法、DSC法和SOGI法的基波電壓波形，各子圖上的實線、虛線分別為電網、鎖定的基波電壓波形。圖8（a）、圖 8（c）、圖 8（d）、圖 8（e）和圖 8（f）的上、下子圖分別對應正序、負序電壓。

由圖可見，在電網對稱狀況下，本文所提出的改進型SPLL和其它5種方法都可以鎖定電網基波。從鎖定時間長短來看，傳統SPLL法、T/4延時法、改進型SPLL法、DSC法、SOGI法和SOGIDSC法依次由短到長。本文提出的改進型SPLL法從鎖定效果和時間上來說，在6種方法中處于中上等。

圖8 電網電壓對稱時的仿真波形Fig.8 Simulation waveform when the grid voltage is symmetrical

（2）情況2：電網電壓不平衡時

此種情況下，電網加入幅值為380 V的正序電壓和幅值為380 V的負序電壓，并加了5次、7次、9次、10次和20次數諧波，它可模擬電網電壓不平衡及電壓畸變時的狀況，其電壓波形如圖9所示。

在不平衡情況下仿真波形如圖10所示。其中：圖10（a）～圖10（f）分別改進型SPLL、傳統SPLL法、SOGIDSC法、T/4延時法、DSC法和SOGI法的基波電壓波形，各子圖上的實線、虛線分別為電網、鎖定的基波電壓波形。圖，10（a）、圖 10（c）、圖 10（d）、圖10（e）和圖 10（f）的上、下子圖分別對應正序、負序電壓。由圖可見，只有本文所提出的改進型SPLL和SOGIDSC 2種方法可以很好的鎖定電網正負序的基波風量，而其它4種方法已無法正確鎖定電網基波風量。

圖9 電網電壓不平衡時電壓波形Fig.9 Voltage waveform in unbalanced grid voltage

圖10 電網電壓畸變時的仿真波形Fig.10 Simulation waveform when the grid voltage is unbalanced

（3）情況3：電網頻率變化時

此種情況，設電網電壓的基波頻率為40 Hz，并加入負序分量和5次、7次、9次、10次和20次諧波。它可模擬電網頻率發生變化的情況，其電網電壓波形如圖11所示。

圖11 頻率變化時電壓波形Fig.11 Voltage waveform when frequency changes

在頻率情況下仿真波形如圖12所示。其中：圖12（a）～圖 12（f）分別改進型 SPLL、傳統 SPLL法、SOGIDSC法、T/4延時法、DSC法和SOGI法的基波電壓波形，各子圖上的實線、虛線分別為電網、鎖定的基波電壓波形。圖12（a）、圖12（c）、圖12（d）、圖12（e）和圖 12（f）的上、下子圖分別對應正序、負序電壓。由圖可見，在電網電壓頻率發生變化的情況下，本文提出的改進型的SPLL同樣可以快速鎖定電網的正、負序基波分量，但其它5種方法不能鎖定電網的正、負序基波分量。

圖12 電網電壓頻率變化時的仿真波形Fig.12 Simulation waveform when the frequency of grid voltage changes

總之，在電網平衡時，本文的改進型SPLL與其它5種方法都能鎖定正、負序基波電壓波形，只是改進型SPLL時間慢于SPLL法和和DSC法；在電網不平衡時，只有本文提出的改進型SPLL和SOGIDSC法鎖定電網基波分量，而其它4種方法不能鎖定電網基波分量。在頻率變化時只有本文提出的改進型SPLL能鎖定電網基波分量，而其它5種方法不能鎖定電網基波分量。因此，提出的改進型SPLL的總體性能遠優于其5種方法。

4 結束語

利用SOGI較好的高次諧波濾波以及移相功能，并加入正負序級聯的DSC來彌補SOGI對低次諧波濾波效果不理想的缺點，來改進傳統的SPLL，進而實現電網正負序分量的分離。本文提出的改進型SPLL在電網平衡、不平衡以及頻率變化的情況下，都可以很好的鎖定電網的基波分量，分離出電網的正、負序基波分量，MATLAB/Simulink仿真結果驗證了本文提出的改進型SPLL方法遠優于常用的傳統SPLL法、T/4延時法、DSC法、SOGI法和SOGIDSC法等5種方法，它能快速、準確地分離出電網的正、負序基波分量。