一種低功耗射頻CMOS電荷泵鎖相環的設計

劉忠來

（美光半導體（上海）有限責任公司，上海 200233）

一種低功耗射頻CMOS電荷泵鎖相環的設計

劉忠來

（美光半導體（上海）有限責任公司，上海 200233）

CMOS電荷泵鎖相環的應用越來越廣泛，這也加強了人們該內容的研究與分析。過去，受各方面技術原因的限制，CMOS電荷泵鎖相環在具體應用過程中的能量消耗較大，這對其應用造成了一定的不良影響，而近幾年隨著各項技術的逐漸成熟，人們加強了對低功耗射頻CMOS電荷泵鎖相環設計的研究，從而滿足低功耗、快速鎖定要求。目前，人們在該項內容的研究上已經取得了一定的成績，但是與期望的標準還存在一定差距。文章研究了一種低功耗射頻CMOS電荷泵鎖相環的設計。

CMOS；電荷泵；鎖相環

低功率射頻通常會通過低電源電壓的方式實現，但是從實際設計情況來看，電壓通常都會受到工作頻率的限制。此外，也會對電源和地之間提供的尾電流的偏置電路的級聯級數造成限制。而隨著科學技術的不斷發展，人們對鎖相環提出了更高的要求，盡量降低其在具體運行過程中的能源消耗，盡量占較小的芯片面積，確保其應用的合理性，這是人們未來研究的主要方向。

1 相關概念介紹

1.1 電荷泵

電荷泵也被稱作開關式電容變換器，是在具體運行過程中，通過快速或泵送電容的方式完成相應儲能的一種變換器。該變換器的應用十分廣泛，長期以來人們都沒有停止對其的研究，并且取得了不錯的成果。

利用電荷泵可以使輸入的電壓降低或升高，同時對該裝置進行應用，也可以形成復壓。電荷泵在過去10年里得到了廣泛的應用，其輸出效率和輸出功率都得到了一定程度發展[1]。

1.2 鎖相環

鎖相環及時實現對相位環路的鎖定，其是一種典型的反饋控制電路，通過對外部輸入的參考信號的應用，對環路內部震動信號的相位和頻率進行合理控制，從而實現對輸出信號頻率以及輸入信號頻率的自動跟蹤，該項跟蹤是自動進行的，并不需要人為控制，通常來說，其主要應用在閉環跟蹤電路。其是無線電發射頻率中相對較為穩定的一種方式，主要有壓控制振動器（Voltage-Controlled Oscillator，VCO）和鎖相環集成電（Phase Locked Loop Integrated Circuit，PLLIC）共同組成[2]。VCO給出一個信號，其中一部分作為輸出，另一部分通過分頻后同PLLIC形成的本振信號進行對比分析，為了確保頻率不會發生改變，則需要相位差發生改變，若相位差發生了改變，PLLIC的電壓輸出端的電壓也將會發生改變，對VCO進行控制，直到相位差恢復后，該控制才會結束，從而實現鎖相目的。

2 電路設計技術

2.1 PFD部分

在具體設計過程中，利用動態D觸發器工程PFD，該方法構成的PFD，在具體應用過程中具有功耗低、速度快、面積小等諸多優點，因此得到了較為廣泛的應用。同時，在具體應用過程中，通過對PFD輸出段的UP和DN信號在鎖相環零相差時，需要保持相同的脈沖寬度，通過這種方式可以很好地克服死區造成的不良影響，從而最大程度降低VCO輸出相應噪聲的積累，是一種比較理想的方式。

2.2 電荷泵積累

電荷泵的設計是在傳統電荷泵的技術上進行的，在具體設計過程中，采用了泵電流可編程控制，以及抑制電荷分享效應技術。電荷分享效應會使VCO控制端電壓發生較大的波動情況，導致輸出頻率的抖動頻率進一步加大。在設計的結構中存在預算放大器，該預算放大器在具體運行中起到的作用就是防止電荷分享效應的發生，同時為了使PLL環路寬帶可以得到改善，將電荷泵中的電流做成可編程控制，提高其性能[3]。

2.3 VCO部分

VCO電路在PLL電路中通常分為以下兩種：（1）差分振蕩電路；（2）電流控制振蕩電路[4]。該兩種結構在具體應用過程中，優點和確定都十分明顯。通常來說，充分結構電路的輸出頻率相對窄一些，而電流控制振動電路的輸出頻率范圍相對較寬，其在抑制電源噪音上更加優秀。在具體設計過程中，如果對噪音的要求較高，可以考慮對電流控制抑制振蕩電路進行應用，從而提高電路的整體性能。

3 電荷泵電路的具體設計

3.1 傳統電荷泵存在的主要問題

通過對傳統電荷泵進行分析可以發現，傳統電荷泵和電路中涉及的各個開關存在的非理想特性是無法避免的。因此，控制電壓Vc會形成一定紋波，該紋波的產生，將會對寄生邊帶性能產生不良影響，將會引起一系列的問題，例如電荷分享、時鐘饋通、電流失配等多項問題。這些問題的存在，都將會對電荷泵的性能造成不良影響，因此需要做好相應的分析。

3.2 電荷泵電路

通過分析不難發現，傳統電荷泵中形成的電荷注入以及電荷饋通現象的主要原因是，輸出端與開關直接相連引起的。因此，在具體設計過程中，在開關上的設計上采用傳輸門結構，由于P管和N管的柵極點位變化發生相反，此時饋送的大部分電荷剛好可以相互抵消，因此，并不會在電路中的電容器上發生積累現象，這在一定程度上很好地消除了電荷注入問題[5]。此外，由于電流失配是導致相位發生偏差的一項關鍵因素，因此，在具體設計過程中，為了對電流失配情況進行抑制，將共源共柵結構引入到電流中，這在一定程度上使PLL性能得到了優化。

從電荷泵的整體功能情況來看，電荷泵的主要設計在于實現一個持續充放電的電源沉電流，可以分別通過電路中的具體型號進行控制。電荷泵依系統增益的具體情況決定，從而使源沉電流表示電荷泵增益。除了要慎重選擇電荷泵增益外，還要注意使源沉電流的結構對稱。

在具體設計電路結構中，電路的左側為帶自動電路啟動電路的威爾遜電流鏡，在電路中起到的主要作用就是形成偏置電流[6]。為了降低振蕩器輸出信號抖動，減少功率消耗，以及電荷泵在具體開關切換過程中形成的噪音，電荷泵中的電流不可能過大。但是，需要設計人員注意的是，如果電流過小，將會導致縮短時間延長，此時漏電電流和寄生電流也將會對電荷泵的具體性能造成不良影響。

綜合各項因素，在具體設計過程中，電荷泵的取值大小為12 μA。在設計的電路結構中，右側電路為電荷泵電路，采取的結構為共源共柵結構，該結構的目的是為了提升電荷泵的輸出擺幅，從而有效降低電源更換對電泵造成的不良影響。在具體設計過程中，開關應用傳輸門結構，在結構上增添冗余傳輸門，其主要作用是加快電泵的充電與放電速度[7]。如果在結構中沒有冗余傳輸門，結構在運行過程中，關閉其中的開關時，要同時關閉電路中的電流源，否則電路中的一些節點將會被分別放電與充電，這將會導致電路運行發生波動，其具體應用效果無法令人滿意。而在此啟動電源時，有需要對電路中的一些節點進行再次充電，這勢必會對電荷泵在具體運行過程中的放電速度和充電速度產生不良影響。而電荷泵的結構中安裝傳輸門后，可以確保電路結構始終都處于打開狀態，這使結構中的節點可以長期輸出穩定電壓，電壓穩定可靠，從而實現良好的電流平匹配，同時，為了確保電荷泵共源共柵結構能夠得以實現，在電路結構中還需要設置點電壓。

3.3 整體結構設計

通過具體分析不難發現，鎖相環是一個將相位作為研究參量的系統。因此，在對環路進行具體分析時，可以通過相位研究完成相應的分析工作。問題分析中，對數學模型進行合理應用可以發現，相位可以視作頻率積分，因此在研究相位過程中，可以進行合理轉換，將研究內容轉化為人們熟知的頻率上，然后再開展相應的研究工作。Vc是VCO的控制電壓，其變化將會對輸出信號造成直接影響，并且通過Vc可以直接反映出系統的鎖定和捕獲的具體狀態。因此，驗證系統是否可以進入鎖定狀態，在具體操作過程中，只需要對鎖相環系統進行長時間瞬態仿真即可，該過程可以通過對Vc觀測實現。通過觀測，如果Vc可以長期保持一個電平值，并未發生波動，則表明系統已經處于鎖定狀態，基于此，實現對鎖相環的整體仿真。

4 鎖相環的仿真及測試

系統的電源電壓在4.5～5.5 V，在進行具體仿真過程中，溫度控制在-50～120 ℃之間。仿真過程中，對電泵電路放電進行控制，電路中的電壓由2.5 V逐漸下降到0 V，對仿真結果進行觀測可以發現，輸出的波形會出現較小幅度的抖動，但是在整個仿真過程中，并沒有出現大尖峰脈沖，因此設計滿足要求。

對設計線路整體進行仿真，通過對仿真結果進行分析不難發現，Vc值處于穩定狀態，表明在仿真過程中，信號的頻率不會隨著時間的變化而繼續發生改變，此時系統已經進入了鎖定狀態。通過對本次仿真進行分析，可以發現系統從運行開始，到進入鎖定狀態，一共需要經歷的時長約為7.8 μs。在PLL系統運行的起初階段，通過觀察可以發現，Vc曾出現了過沖現象，但是并未發生過多振蕩，在經歷了較短的時間后，隨后便進入到了快捕帶，最終完成了鎖定，總體特性相對來說較好。電荷中電流源IBIAS的具體測試結果如表1所示，設計值的大小為12 μA，具體實測結果的數值偏高，由于誤差的存在，在完成相應的修正后，最終的設計值大小為13.58 μA。完成相應的修正后的電流值，實測值與設計值之間的誤差約10%。

表1 電流值測試結果

本次研究結果與相關人員以及研究資料的結果對比，發現其具體應用和設計的指標存在較大差異，因在對比分析過程中，僅對快鎖能力和功能消耗內容進行了對比分析，研究結果表明，本研究在一些特定的領域內應用，優勢十分明顯。

5 結語

在傳統電荷泵的技術下，進行適當改進，在具體改進過程中，對共源共柵結構失配進行抑制，并且在具體設計過程中，相原結構中增加了冗余傳輸門結構，通過對該結構的應用，使電荷泵的充電與放電速度得到了進一步提升，最終的仿真結果表明，系統在運行過程中，進入鎖定狀態需要的時長僅為7.8 μs。除此之外，在結構中引入威爾遜電流鏡，為系統的運行提供偏置電流，可以降低系統運行過程中的能源消耗，實現降低能耗的目的。

[1] 陽怡偉，張靖，吳治軍，等.一種用于CMOS圖像傳感器的鎖相環設計[J].半導體光電，2015（2）：322-326.

[2] 劉穎，田澤，邵剛，等.一種低抖動帶寬自適應鎖相環的設計與實現[J].計算機技術與發展，2015（6）：163-165，175.

[3] 周前能，譚金益.一種抗單粒子效應電荷泵鎖相環設計[J].數字技術與應用，2015（11）：147.

[4] 李森，江金光.低雜散鎖相環中鑒頻鑒相器與電荷泵的設計[J].微電子學，2016（2）：228-232.

[5] 李容容.一種集成在DC-DC芯片中的電荷泵鎖相環設計[J].電子科技，2016（8）：25-27，144.

[6] 粟恒智，王玥，王宇濤，等.一種超高頻RFID閱讀器中的雙環鎖相環[J].微電子學，2016（4）：449-453.

[7] 李演明，仝倩，倪旭文，等.一種改進型的CMOS電荷泵鎖相環電路[J].半導體技術，2014（4）：248-253.

Design of a low power RF CMOS charge pump phase locked loop

Liu Zhonglai
（Micron Semiconductor（Shanghai）Co. Ltd., Shanghai 200233, China）

The increasing application of CMOS charge pump PLL is widely used, it also strengthened the study and analysis of the contents of people. In the past, due to technical reasons are limited, CMOS charge pump phase locked loop in the application process of the large consumption of energy, which caused some adverse effects on its application. In recent years, as the technology matures, people strengthen the study on the design of low power RF CMOS charge pump phase locked loop, so as to meet the requirements of low power consumption and fast locking. At present, people have made some achievements in the study on the standard of expectation but there is still some gaps with the expected standards. This paper studies the design of a low power RF CMOS charge pump phase locked loop.

CMOS; charge pump; phase locked loop

劉忠來（1979— ），男，吉林吉林人，工程師，學士；研究方向：一種低功耗CMOS集成鎖相環的設計。