一種脈沖雷達(dá)數(shù)字AGC的設(shè)計(jì)與FPGA實(shí)現(xiàn)

許彥章，黎文杰，吳 剛

(上海無線電設(shè)備研究所，上海 200090)

一種脈沖雷達(dá)數(shù)字AGC的設(shè)計(jì)與FPGA實(shí)現(xiàn)

許彥章，黎文杰，吳 剛

(上海無線電設(shè)備研究所，上海200090)

分析了雷達(dá)的自動增益控制的原理，提出了一種適用于脈沖雷達(dá)的數(shù)字化AGC的設(shè)計(jì)與實(shí)現(xiàn)方案，對于數(shù)字AGC的控制模塊及電壓與功率在不同輸入條件下的關(guān)系進(jìn)行了詳細(xì)的介紹，在FPGA的軟件設(shè)計(jì)及實(shí)現(xiàn)算法的基礎(chǔ)上，通過線性調(diào)頻信號雷達(dá)系統(tǒng)進(jìn)行驗(yàn)證，試驗(yàn)結(jié)果表明方案具有收斂速度快、控制精度高等特點(diǎn)。

數(shù)字增益控制；可編程邏輯器件；排序；線性調(diào)頻信號

0 引言

自動增益控制(AGC)在雷達(dá)系統(tǒng)中用于調(diào)整中頻接收機(jī)的動態(tài)范圍，當(dāng)雷達(dá)探測位于最遠(yuǎn)距離的最小目標(biāo)時，目標(biāo)回波信號最小；而當(dāng)探測最近距離的最大目標(biāo)時，目標(biāo)回波信號最大。

脈沖雷達(dá)自動增益控制(AGC)根據(jù)接收信號幅度變化自動對接收機(jī)的增益進(jìn)行調(diào)整, 匹配整個接收通路中的動態(tài)范圍[1]。自動增益控制(AGC)在脈沖雷達(dá)中頻接收機(jī)中的功能：第一，防止信號過大引起接收機(jī)失真。中頻接收機(jī)在不同距離模式下目標(biāo)回波強(qiáng)度接收機(jī)工作在線性動態(tài)范圍內(nèi)，不存在較大的失真，保證和差通道的相位差能夠穩(wěn)定對角度進(jìn)行精確測量。第二，補(bǔ)償接收機(jī)增益的起伏。實(shí)際艦船目標(biāo)測量過程中符合Swinling慢起伏模型，為保證回波信號在幀周期內(nèi)保證一定穩(wěn)定回波信號范圍。

傳統(tǒng)的模擬AGC主要在中頻接收機(jī)對和通道閉環(huán)中實(shí)現(xiàn)，模擬AGC受到放大器、檢波電路及低通濾波等器件特性影響[2]，通常無法適應(yīng)現(xiàn)代雷達(dá)脈沖寬度變化范圍大、重頻抖動等特點(diǎn)，導(dǎo)致濾波響應(yīng)慢，控制時常數(shù)較大，對抗干擾差。數(shù)字AGC基本原理是對歸一化通道進(jìn)行ADC采樣后量化處理，估計(jì)脈沖雷達(dá)距離門內(nèi)量化后信號的幅度，通過查表對數(shù)化輸入功率，調(diào)整中頻接收機(jī)增益，控制回波信號幅度在一定時間處于設(shè)定的范圍內(nèi)[3]。隨著可編程邏輯器件及數(shù)字信號處理的快速發(fā)展，本文數(shù)字AGC邏輯計(jì)算及控制部分由高性能信號處理機(jī)實(shí)現(xiàn)，增益放大及衰減控制由中頻接收機(jī)高精度DAC實(shí)現(xiàn)，具有控制靈活度高、控制精度高、穩(wěn)健性強(qiáng)等特點(diǎn)[4]，同時具有自動數(shù)字AGC與手動控制AGC的功能。

1 數(shù)字AGC設(shè)計(jì)與分析

本文數(shù)字AGC的設(shè)計(jì)主要包括兩個部分：一部分由信號處理機(jī)實(shí)現(xiàn)，完成AGC邏輯計(jì)算與控制；另一部分由中頻接收機(jī)實(shí)現(xiàn)，完成AGC量化增益控制。兩者之間通過串轉(zhuǎn)并接口(SPI)協(xié)議通信，實(shí)現(xiàn)自動增益控制，如圖1所示。

圖1 數(shù)字AGC模塊結(jié)構(gòu)圖

1.1數(shù)字AGC邏輯計(jì)算與控制

假定中頻線性調(diào)頻脈沖信號(LFM)為：

sr(n)=A(n/fs)·cos(2πf0(n/fs)+μπ(n/fs)2)

(1)

其中，A為中頻信號，fs為采樣量化頻率，μ為調(diào)頻斜率，n為從距離門起始點(diǎn)N0到距離門終止點(diǎn)NM的采樣點(diǎn)數(shù)。

經(jīng)過數(shù)字ADC直接采樣后，量化為N位比特位，用數(shù)字檢波的方式得到信號的幅度包絡(luò)C(n)為：

C(n)=A(n/fs)

(2)

當(dāng)脈沖信號距離門上升沿時，滑窗比較輸入信號幅度值，并按照幅度值進(jìn)行由大到小滑窗排序，設(shè)計(jì)保留距離門內(nèi)最大若干個幅度值，實(shí)現(xiàn)過程如圖2所示。得到距離門內(nèi)排序后的最大K個信號幅度值為(由大到小)：

{C1C2…CK}

(3)

圖2 檢波排序估計(jì)算法

在距離門下降沿到達(dá)時，完成回波信號幅度排序，為防止采樣信號過沖影響，剔除L個野值，采用均值法估計(jì)脈沖信號距離門內(nèi)數(shù)字檢波后幅度值為：

(4)

數(shù)字檢波后的第k個脈沖信號的功率為Pk，要求中頻接收機(jī)第k+1的脈沖信號和通道歸一化功率為P0，則需要控制的增益變化為：

(5)

其中Cest表示第k個脈沖估計(jì)的幅度值，C0表示歸一化電平值。

工程實(shí)現(xiàn)中，對數(shù)計(jì)算復(fù)雜度高，不利于數(shù)字可編程邏輯器件(FPGA)實(shí)現(xiàn)，可以通過查表法設(shè)定若干擋位的增益[5]，本文中采用增益變化ΔG的范圍為-10 dB～+10 dB，步進(jìn)1 dB，通過增益步進(jìn)調(diào)整，調(diào)整收斂歸一化電平門限范圍內(nèi)。

1.2數(shù)字AGC電壓與功率增益的關(guān)系

中頻接收機(jī)的功率增益放大器與AGC電壓成對數(shù)線性關(guān)系，傳統(tǒng)脈沖雷達(dá)采用的功率增益的動態(tài)范圍為-10 dB～60 dB，符合線性區(qū)，當(dāng)功率增益超過60 dB，功率放大進(jìn)入飽和區(qū)。圖3給出某中頻接收機(jī)AGC電壓與輸出增益之間的關(guān)系。

圖3 不同重頻下增益與電壓對應(yīng)關(guān)系

從圖3中可以看出，數(shù)字AGC電壓控制范圍在1.2 V～5.2 V之間，根據(jù)第k個脈沖信號增益及增益變化得到第k+1個信號增益為：

Gk+1=Gk+ΔGk

(6)

根據(jù)圖3利用中頻接收機(jī)接收輸入的AGC電壓值與接收機(jī)增益之間的關(guān)系，計(jì)算第k+1次電壓控制值為：

Vk+1=f(Gk+1)

(7)

1.3AGC電壓與功率增益的擬合

為了便于信號處理的FPGA實(shí)現(xiàn)，在保證控制精度的條件下，對中頻接收機(jī)電壓與功率增益在線性區(qū)進(jìn)行擬合，擬合采用三階擬合函數(shù)，圖4給出擬合后曲線與擬合前測試曲線之間的關(guān)系，擬合后對應(yīng)關(guān)系為：

(8)

為了保證計(jì)算的精度，滿足一定動態(tài)范圍，在得到當(dāng)前增益后，計(jì)算AGC電壓時，擬合后曲線的系數(shù)b2、b1、b0按照多項(xiàng)式擴(kuò)位后虛位運(yùn)算，得到AGC電壓控制碼。

圖4 AGC電壓與功率增益擬合前后對比

2 數(shù)字AGC的實(shí)現(xiàn)

本文實(shí)現(xiàn)信號處理的AGC邏輯計(jì)算與控制在Xlinix公司的FPGA芯片XC5VSX95T實(shí)現(xiàn)，歸一化模數(shù)轉(zhuǎn)換器(ADC)采樣芯片為14 bit，實(shí)現(xiàn)的邏輯模塊包括ADC數(shù)字檢波模塊、排序模塊、數(shù)字AGC自動控制模塊。中頻信號放大增益采用數(shù)模轉(zhuǎn)換器(DAC)輸出模擬電壓，控制放大器對信號進(jìn)行調(diào)整到歸一化電壓范圍內(nèi)。表1給出了實(shí)現(xiàn)的數(shù)字AGC的硬件參數(shù)指標(biāo)。

表1 數(shù)字AGC的參數(shù)表

從表1可以看出該數(shù)字AGC能夠滿足大的信號動態(tài)范圍，在脈沖重復(fù)頻率以及脈沖寬度、信號帶寬有較強(qiáng)的適應(yīng)性；為減少數(shù)據(jù)運(yùn)算、減少占用FPGA的寄存器等邏輯資源，在數(shù)字AGC排序階段，取量化輸入的ADC的高八位，計(jì)算功率檢波電壓的值。通過查表對數(shù)運(yùn)算，計(jì)算控制電壓的增益變化值。通過增益擬合曲線，得到AGC控制電壓值。

圖5給出AGC增益控制實(shí)現(xiàn)的狀態(tài)機(jī)，由于脈沖雷達(dá)信號通常是緩變信號，通過多個脈沖的滑窗平均估算下一個脈沖控制電壓，為保證AGC電壓控制在一定范圍內(nèi)，不出現(xiàn)信號振蕩，設(shè)置增益變化率門限小于T時，輸出增益變化率為0 dB，不進(jìn)行電壓控制。圖6給出實(shí)現(xiàn)數(shù)字AGC控制的FPGA資源使用情況，最大系統(tǒng)工作時鐘為100 MHz，滿足工作時序要求。

圖5 AGC增益控制狀態(tài)機(jī)

圖6 數(shù)字AGC控制FPGA資源利用

3 實(shí)驗(yàn)結(jié)果及分析

本文實(shí)驗(yàn)采用Xlinix公司的Vertix-5芯片 XC5VSX95T實(shí)現(xiàn)FPGA的主要軟件算法[6]，采樣頻率為200 MHz、輸入中頻信號為250 MHz、帶寬為40 MHz的線性調(diào)頻信號(LFM)，脈沖寬度采用100 μs。

AGC初始值采用手動模式設(shè)置，通過模擬DAC輸出，控制AGC電壓到50 mV(截取ADC高8位)。圖7給出使用FPGA在線調(diào)試工具ChipScope捕獲的信號，圖7(a)表示控制前AGC輸出后的數(shù)字采樣信號，圖7(b)表示控制前的AGC控制碼時序。

圖7 手動數(shù)字AGC控制前信號

圖8給出自動數(shù)字AGC控制后模擬DAC輸出，控制AGC電壓到500mV(截取ADC高8位)。其中圖8(a)表示控制后AGC輸出后的數(shù)字采樣信號，圖8(b)表示控制后的AGC控制碼時序。

圖8 自動數(shù)字AGC控制后信號

4 結(jié)論

為了滿足雷達(dá)信號處理中頻接收機(jī)對脈沖信號的自動增益控制的需求[7]，本文提出一種應(yīng)用于脈沖雷達(dá)的數(shù)字化中頻接收機(jī)自動增益控制的FPGA實(shí)現(xiàn)方法，并對系統(tǒng)實(shí)現(xiàn)的功能進(jìn)行了測試。測試結(jié)果表明，該設(shè)計(jì)實(shí)現(xiàn)可有效滿足中頻接收機(jī)對脈沖信號快速性、靈活性的需求，具有廣泛的應(yīng)用前景。

[1] 胡俊杰,葉永杰,帥明．?dāng)?shù)字中頻接收機(jī)中數(shù)字AGC的設(shè)計(jì)與實(shí)現(xiàn) [J] .通信對抗,2015,34(1):29-33.

[2] 張松柏，李紅虎.數(shù)字AGC技術(shù)在跟蹤雷達(dá)上的應(yīng)用[J] . 艦船電子對抗, 2014,37(1):53-56

[3] 任建，黃海生.一種GPS 接收機(jī)中自動增益控制的設(shè)計(jì)[J] 電子設(shè)計(jì)工程, 2015,23(12):58-60.

[4] 童智勇，陳佳民,等.用于星載SAR數(shù)字AGC增益控制的雙門限步進(jìn)法[J] .遙感技術(shù)與應(yīng)用,2007,22(1):83-87.

[5] 朱璐，鄒波,江利中. 脈沖雷達(dá)自適應(yīng)步進(jìn)數(shù)字AGC設(shè)計(jì)與仿真[J].制導(dǎo)與引信,2014,35(2)：22-27.

[6] 賁德,韋傳安,林幼權(quán).機(jī)載雷達(dá)技術(shù)[M].北京：電子工業(yè)出版社機(jī),2006.

[7] 王銀鈴,李華春. 基于FPGA的多通道并行高速采樣研究[J].微型機(jī)與應(yīng)用,2015，34(9):37-39.

2017-04-25)

許彥章(1983-)，通信作者，男，碩士研究生，工程師，主要研究方向：雷達(dá)信號處理。E-mail：xuyanzhang209@163.com。

黎文杰(1983-)，男，碩士研究生，工程師，主要研究方向：雷達(dá)接收機(jī)。

吳剛(1987-)，男，碩士研究生，工程師，主要研究方向：信號處理機(jī)。

Design and implementation of digital automatic gain control with pulse radar on FPGA

Xu Yanzhang, Li Wenjie, Wu Gang

(Shanghai Radio Equipment Research Institute, Shanghai 200090, China)

A kind of design and implementation of digital automatic gain control(DAGC) with pulse radar is proposed after researching the principle of AGC，digital automatic gain control module, and the relationship between voltage and power under different input conditions are mainly introduced. On the basis of FPGA software design and implementation of algorithms, validation of algorithms is verified based on radar system of linear frequency modulated (LFM) signal. The results indicate this digital automatic gain control is fast-convergence and high-precision.

DAGC; FPGA; sort; LFM

TP952

A

10.19358/j.issn.1674- 7720.2017.22.007

許彥章，黎文杰，吳剛.一種脈沖雷達(dá)數(shù)字AGC的設(shè)計(jì)與FPGA實(shí)現(xiàn)J.微型機(jī)與應(yīng)用，2017,36(22)：23-25,29.