基于硬件授時(shí)的精確時(shí)鐘同步方法①

趙漢啟 胡立生

(上海交通大學(xué)電子信息與電氣工程學(xué)院)

基于硬件授時(shí)的精確時(shí)鐘同步方法①

趙漢啟 胡立生

(上海交通大學(xué)電子信息與電氣工程學(xué)院)

介紹精確時(shí)鐘同步技術(shù)的同步原理，說明了目前研究的實(shí)現(xiàn)過程中采用軟件授時(shí)方法會(huì)產(chǎn)生較大時(shí)間偏差這一問題。進(jìn)而通過使用BCM54296芯片實(shí)現(xiàn)更為精確的硬件授時(shí)，并提出了提高硬件授時(shí)精度的方法。最后通過比較兩種方法的同步精度證明了硬件授時(shí)方法的有效性。

時(shí)鐘同步 硬件授時(shí) BCM54296 同步精度

時(shí)鐘同步指的是系統(tǒng)內(nèi)的節(jié)點(diǎn)與時(shí)鐘源進(jìn)行時(shí)間同步的技術(shù)[1]。在自動(dòng)控制、電力、測量及交通運(yùn)輸?shù)认到y(tǒng)中一般都包含很多儀表或者控制器，這些組件大多配備有獨(dú)立時(shí)鐘，所以整個(gè)系統(tǒng)里面會(huì)有很多互相獨(dú)立的時(shí)鐘。但是工業(yè)系統(tǒng)的各個(gè)環(huán)節(jié)往往具有嚴(yán)格的執(zhí)行順序，如果這些時(shí)鐘沒有一個(gè)一致的時(shí)間基準(zhǔn)，很有可能導(dǎo)致系統(tǒng)運(yùn)行混亂進(jìn)而發(fā)生事故。因此，為了保證系統(tǒng)各環(huán)節(jié)可以按照既定順序依次執(zhí)行，整個(gè)系統(tǒng)中的所有時(shí)鐘都必須和同一個(gè)時(shí)鐘源同步，即實(shí)現(xiàn)時(shí)鐘同步。目前使用較為廣泛的同步方法有網(wǎng)絡(luò)時(shí)間同步技術(shù)和精確時(shí)鐘同步技術(shù)[2]。

精確時(shí)鐘同步技術(shù)利用工業(yè)以太網(wǎng)在兩個(gè)設(shè)備之間交換帶有時(shí)間值的消息來實(shí)現(xiàn)高同步精度的時(shí)鐘同步技術(shù)。在目前使用較為廣泛的時(shí)鐘同步技術(shù)中，精確時(shí)鐘同步技術(shù)由于具有成本低和精度高的優(yōu)勢而在工業(yè)系統(tǒng)中大量應(yīng)用[3]。

目前針對精確時(shí)鐘同步技術(shù)的研究主要集中在軟件授時(shí)和提高軟件授時(shí)精度的方法上，但是如果所獲取的時(shí)間戳本身就存在誤差，則無論授時(shí)精度如何提高，都會(huì)導(dǎo)致時(shí)鐘同步精度下降。針對這一情況，筆者通過使用Broadcom公司的BCM54296芯片來實(shí)現(xiàn)硬件授時(shí)，同時(shí)還提出了提高硬件授時(shí)精度的方法。實(shí)際數(shù)據(jù)表明，應(yīng)用硬件授時(shí)方法的精確時(shí)鐘同步技術(shù)使得主從時(shí)間偏差更小，同步精度更高。

1 精確時(shí)鐘同步技術(shù)的同步原理

精確時(shí)鐘同步技術(shù)定義了一種可以獲得很高同步精度的主從同步技術(shù)。它依賴于一個(gè)準(zhǔn)確的主時(shí)鐘周期性地同步所有從時(shí)鐘的時(shí)間。當(dāng)主從層級建立后，主、從時(shí)鐘會(huì)交換帶有時(shí)間戳的消息使得從時(shí)鐘可以測量出主時(shí)鐘的時(shí)間值然后對從時(shí)鐘進(jìn)行調(diào)整。同步過程主要包含兩步：計(jì)算路徑延時(shí)和時(shí)間偏差。具體執(zhí)行過程有如下4個(gè)步驟[4]：

a. 主時(shí)鐘周期性地(一般為2s)向從時(shí)鐘發(fā)送同步消息，消息中包含發(fā)送時(shí)間T1；

b. 從時(shí)鐘接收到同步消息后，記下接收時(shí)間T2；

c. 從時(shí)鐘周期性地向主時(shí)鐘發(fā)送延遲測量請求消息,并記下消息發(fā)送時(shí)間T3；

d. 主時(shí)鐘收到延遲測量請求消息后記下消息的接收時(shí)間T4，并馬上給從時(shí)鐘回復(fù)延遲測量應(yīng)答消息，該消息中含有T4的值。

經(jīng)過以上步驟，從時(shí)鐘獲得了T1、T2、T3、T4的值，由這4個(gè)參數(shù)可計(jì)算出消息由主時(shí)鐘傳遞到從時(shí)鐘耗費(fèi)的時(shí)間Tms與消息由從時(shí)鐘傳遞到主時(shí)鐘耗費(fèi)的時(shí)間Tsm之和：

Tms+Tsm=T4-T1-(T3-T2)

(1)

協(xié)議假設(shè)Tms和Tsm是相等的，則消息在主、從時(shí)鐘之間的傳遞時(shí)間delay為：

(2)

同步消息被從時(shí)鐘接收那一刻，主時(shí)鐘時(shí)間值是T1+delay，而從時(shí)鐘時(shí)間值是T2，因此主、從時(shí)鐘之間的偏差offset為:

offset=T2-(T1+delay)

(3)

得到主、從時(shí)鐘偏差之后，接下來就可以調(diào)整從時(shí)鐘的時(shí)間值，消除主、從時(shí)鐘的偏差，最終完成主、從時(shí)鐘的同步。

2 軟件授時(shí)偏差較大原因分析

由同步原理可知，PTP協(xié)議主從之間會(huì)交換帶有時(shí)間戳的消息、記錄同步消息和延遲請求消息的收發(fā)時(shí)間，通過這些時(shí)間值計(jì)算出主從偏差和路徑延時(shí)，進(jìn)而完成時(shí)鐘同步，所以時(shí)間戳的精度很大程度上決定了主、從時(shí)鐘的同步精度。當(dāng)使用軟件授時(shí)方法記錄消息的收發(fā)時(shí)間時(shí)，一般是在應(yīng)用層將時(shí)間戳嵌入到事件消息中，如圖1所示。帶有時(shí)間戳的消息會(huì)穿過整個(gè)網(wǎng)絡(luò)協(xié)議傳輸棧傳送到網(wǎng)卡上，由網(wǎng)卡把消息發(fā)送出去。協(xié)議棧的處理能力受系統(tǒng)處理能力和系統(tǒng)負(fù)載的約束。如果系統(tǒng)處理能力較差或者在短時(shí)間內(nèi)有較多網(wǎng)絡(luò)數(shù)據(jù)需要處理，則消息穿過協(xié)議棧會(huì)花費(fèi)較長的時(shí)間，所以消息在協(xié)議棧中的處理時(shí)間可能會(huì)產(chǎn)生較大的抖動(dòng)，而且這些抖動(dòng)的產(chǎn)生具有隨機(jī)性。那么在計(jì)算由協(xié)議棧傳輸延時(shí)和物理線路上傳輸延時(shí)組成的路徑延時(shí)時(shí)，就會(huì)產(chǎn)生較大的偏差，使得主、從時(shí)鐘的同步精度大幅降低。

圖1 軟件授時(shí)方法消息傳輸過程

3 硬件授時(shí)方法

消息穿過通信協(xié)議棧的處理時(shí)間會(huì)出現(xiàn)抖動(dòng)，其原因是軟件授時(shí)方法在應(yīng)用層標(biāo)記時(shí)間戳，之后消息還需要經(jīng)過通信協(xié)議棧處理。所以只有在盡量低的協(xié)議層標(biāo)記時(shí)間戳才能消除這個(gè)過程帶來的風(fēng)險(xiǎn)。筆者采用BCM54296芯片來實(shí)現(xiàn)精確時(shí)鐘同步技術(shù)的硬件授時(shí)方法。芯片實(shí)現(xiàn)授時(shí)精度可以達(dá)到1ns，很好地支持了精確時(shí)鐘同步技術(shù)的高精度要求。BCM54296芯片物理層獲取和標(biāo)記時(shí)間戳的原理如圖2所示。

BCM54296芯片包含一個(gè)網(wǎng)絡(luò)同步引擎(NSE)，NSE由一個(gè)時(shí)間戳計(jì)數(shù)器(NCO)和鎖相環(huán)(DPLL)組成。NCO和DPLL的狀態(tài)可以通過幀脈沖來初始化或者更新。幀脈沖的產(chǎn)生方式有兩種，一種是通過CPU寫寄存器來模擬幀脈沖的產(chǎn)生，另外一種是通過GPIO直接產(chǎn)生幀脈沖。通過CPU模擬幀脈沖的產(chǎn)生會(huì)對寄存器進(jìn)行多次讀寫操作，所耗時(shí)間會(huì)增大芯片寄存器中時(shí)間值與CPU時(shí)間值之間的偏差，所以筆者采用通過GPIO直接產(chǎn)生幀脈沖的方法來減小偏差。如果只在初始化時(shí)同步芯片與CPU的時(shí)間，由于CPU晶振頻率與BCM54296芯片晶振頻率的不同會(huì)導(dǎo)致NCO中的時(shí)間與CPU時(shí)間的偏差越來越大，所以筆者通過周期性地同步芯片與CPU的時(shí)間，使得二者之間的偏差變化呈鋸齒狀[3]，如圖3所示。

主時(shí)鐘發(fā)送同步消息和從時(shí)鐘發(fā)送延遲測量請求消息的時(shí)刻控制在芯片與CPU時(shí)鐘同步之后，使得發(fā)送消息中的時(shí)間戳與真實(shí)時(shí)間之間的偏差可以忽略不計(jì)，但是接收同步報(bào)文和延遲請求報(bào)文的時(shí)間無法確定，所獲取的時(shí)間戳可能和CPU時(shí)間之間存在較大的誤差，為了實(shí)現(xiàn)更高的同步精度，較好的辦法是對芯片獲取的時(shí)間戳進(jìn)行補(bǔ)償，把補(bǔ)償后的計(jì)算值作為接收時(shí)間值來使用。

圖2 BCM54296芯片獲取和標(biāo)記時(shí)間戳原理

圖3 CPU、芯片時(shí)間曲線

下面詳細(xì)說明CPU與芯片時(shí)間值補(bǔ)償量的計(jì)算方式。由于在每個(gè)周期開始時(shí)都進(jìn)行了CPU與芯片的時(shí)鐘同步，所以從理論上認(rèn)為它們的偏差為零。在這個(gè)條件下只需要求解Cs(t)對應(yīng)的真實(shí)時(shí)間段t，通過幾何關(guān)系即可得到CPU的時(shí)間值Cc(t)。設(shè)第n個(gè)同步周期開始時(shí)刻，CPU與芯片時(shí)鐘的時(shí)間值均為T(n) ，而結(jié)束時(shí)刻芯片的時(shí)鐘時(shí)間值為T2(n) 。根據(jù)圖3，有：

Val(n)=T2(n)-T(n)

(4)

由幾何關(guān)系得：

(5)

即 ：

(6)

可以在同步周期開始時(shí)將T(n)記錄下來，但Val(n) 值的獲取是在Cs(t)時(shí)刻之后，所以目前是未知量。由以上的分析過程可以知道，不同的同步周期中，芯片時(shí)間值的變化量Val在理論上是相等的。因此可以通過之前幾個(gè)周期所記錄的Val值來估計(jì)Val(n)。但是在實(shí)際情況下，在不同周期內(nèi)的Val值會(huì)出現(xiàn)小幅變化，所以采用對多個(gè)Val值求均值的方法來減小抖動(dòng)的影響。結(jié)合以上分析有：

(7)

結(jié)合式(6)，最后得:

(8)

同理，可以由幾何關(guān)系得到：

(9)

(10)

最終求得經(jīng)過補(bǔ)償?shù)膖時(shí)刻可用時(shí)間值：

(11)

4 實(shí)驗(yàn)驗(yàn)證與結(jié)果分析

為驗(yàn)證以上提出的硬件授時(shí)方法的實(shí)際效果，筆者在真實(shí)環(huán)境中搭建了時(shí)鐘同步技術(shù)運(yùn)行模型。該模型會(huì)按照第1節(jié)中描述的精確時(shí)鐘同步技術(shù)的同步過程對兩個(gè)時(shí)鐘進(jìn)行時(shí)鐘同步。

在此模型上，分別使用軟件授時(shí)方法和硬件授時(shí)方法。在硬件授時(shí)的實(shí)驗(yàn)過程中讀取接收同步報(bào)文和延遲請求報(bào)文的時(shí)間值，按照式(11)進(jìn)行偏差補(bǔ)償。分別得到如圖4所示的主、從同步精度。圖4中，使用軟件授時(shí)方法同步精度在500ns線上下存在較大的波動(dòng)；使用硬件授時(shí)方法并且對所使用時(shí)間值進(jìn)行補(bǔ)償之后，同步精度在300ns線上下有較小的波動(dòng)。 由此說明以上的硬件授時(shí)方法達(dá)到了較好的效果，能夠切實(shí)提高主、從時(shí)鐘的同步精度而且可以保證較小的波動(dòng)幅度。

圖4 軟、硬件授時(shí)方法同步精度比較

5 結(jié)束語

精確時(shí)鐘同步技術(shù)以其成本低、精度高的優(yōu)勢而得到了廣泛應(yīng)用。但大多采用軟件授時(shí)的方法使得主從時(shí)鐘同步精度不高而且會(huì)產(chǎn)生較大波動(dòng)。 筆者通過采用硬件授時(shí)方法并對所使用時(shí)間值進(jìn)行補(bǔ)償，提高了同步精度，減小了波動(dòng)范圍。驗(yàn)證結(jié)果表明：硬件授時(shí)方法可以有效提高主、從時(shí)鐘的同步精度，減小同步精度的波動(dòng)，可為工業(yè)生產(chǎn)中精確時(shí)間同步方案的設(shè)計(jì)提供參考。

[1] 卓巖,白濤.基于 PTP 協(xié)議的提高工業(yè)以太網(wǎng)時(shí)鐘同步精度的方法研究[J].化工自動(dòng)化及儀表,2016,43(8):949～952.

[2] 尹捷,胡立生.統(tǒng)計(jì)方法在IEEE 1588同步協(xié)議中的應(yīng)用[J].化工自動(dòng)化及儀表,2016,43(5) :505～507.

[3] 張濤.冗余工業(yè)以太網(wǎng)時(shí)鐘同步方法研究[D].上海:上海交通大學(xué),2014.

[4] IEEE Std 1588, Precision Clock Synchronization Protocol for Networked Measurement and Control Systems[S]. New York: Institute of Electrical and Electronic Engineers, 2008.

TheMethodofPrecisionTimeSynchronizationBasedonHardwareTiming

ZHAO Han-qi, HU Li-sheng

(SchoolofElectronicInformationandElectricalEngineering,ShanghaiJiaotongUniversity)

The working principle of precision time synchronization was introduced; and the software timing method applied in the current implementation process can lead to great deviation was explained. Having BCM54296 chip adopted for hardware timing was implemented and a method to improve hardware timing accuracy was proposed. Comparing synchronization precision of these two methods proves the effectiveness of hardware timing method.

time synchronization, hardware timing, BCM54296, synchronization precision

趙漢啟(1993-)，碩士研究生，從事控制工程的研究，zhaohanqi93@sina.com。

TP39

A

1000-3932(2017)06-0595-05

2016-11-20，

2016-12-21)