一種0.18μm CMOS工藝的低功耗神經信號測量電路*

肖海慧

(常州紡織服裝職業技術學院，江蘇常州213164)

一種0.18μm CMOS工藝的低功耗神經信號測量電路*

肖海慧*

(常州紡織服裝職業技術學院，江蘇常州213164)

針對神經信號測量系統的功耗和增益問題，提出一種低功耗16通道神經信號測量以及刺激系統。該系統電路的放大級由16個前置放大器、1個多路轉換器以及2個寬頻后置放大器組成。系統包含1個邏輯控制單元，用于從緩沖器中獲取實測結果，同時也可以控制電路的偏置電流、高通轉折頻率、后置放大器增益以及刺激電流強度。可將所有通道配置為輸出，利用雙極電流脈沖刺激神經元。提出的系統電路是采用低成本0.18μm IC工藝制成。實際測試結果顯示，相比其他類似結構電路，提出電路的功率消耗最低，僅為1.31 mW到1.48 mW，增益最高可達76.2 dB，數據傳輸速率可達3.5 Mbit/s。

神經信號測量;后置放大器;低功耗;MCU

神經信號測量系統最主要的功能是與腦組織細胞外間隙內的微電極相連接，記錄單個神經元發出的細胞外電壓信號［1］。細胞外動作電位(AP)信號的典型振幅范圍為幾十微伏到數百微伏，其頻率范圍低于10 kHz［2-3］。LFP信號幅度約為幾毫伏，相關頻率含量通常低于300 Hz。神經信號測量系統通常會使用電容性反饋運算放大器作為神經記錄電路的前置放大器，該放大器必須具有高通濾波功能，才有可能細胞外的AP信號，并抑制局部場電位(LFP)大振幅波動，否則，波動會使放大器飽和。

通過實驗觀測發現，腦組織中微電極的噪聲級通常約為10μVrms［4-5］。因此，將噪聲保持在較小級別，以避免顯著增加總噪聲是設計研發系統的一個基本準則。較高的增益有助于緩和由細胞外微電極電容性造成的衰減，此微電級與輸入電容串聯。

最近在不少文獻中提出了多種用于研發此類測量神經信號系統的方法［6-7］，其中一些方法也具有刺激能力，但是某些方法的接口電路有限，如文獻［7］提出的電路只有8個通道。文獻［8-9］中的接口電路通道較多，但是功耗較大。

因此，提出了一種采用0.18μm CMOS工藝研發出的完整神經信號測量系統，包括測量、刺激、A/D轉換、數據緩沖以及總線接口，能夠使用簡易微處理器(MCU)完成數據采集。提出的系統可用于測量細胞外的動作電位(AP)信號以及局部場電位(LFP)，并且可利用雙極電流脈沖局部刺激目標神經元。實際測試結果顯示，相比其他類似測量電路，提出電路的功率消耗最低，增益數值較高，十分適用于神經信號測量和刺激。

1 前置放大器設計

在前置放大器的設計中使用了2級米勒補償運算放大器，如圖1(a)所示。反饋電容為100 fF，并且輸入電容為10 pF，所以，電壓增益為100。由于電路反饋較弱，可輕易獲得穩定性，并且放大器設計無需考慮增益穩定性問題，因此我們無需使用調零電阻進行零點補償。此外沒，調零電阻通常是由在三極管區運行的PMOS晶體管制成［10-11］。省去電阻能夠提高電源抑制比以及大信號的穩態響應，原因在于電阻值會隨著輸出電壓的變化而變化。

圖1 前置放大器

如果將放大器的輸入用于驅動勵磁電流至神經元，大信號的響應則十分重要。基于相同的原因，將前置放大器的帶寬定為近似20 kHz，以獲得較高的轉換速率。

第2個增益級(M8)的跨導通常較大，可提高穩定性。由于在我們的設計中穩定性不是關鍵，我們可減少第2級的偏置電流，并且獲得較小的輸出—輸入級偏置電流比。在此設計中，比率為1∶1，并且對輸入級和輸出級加2μA偏流。大輸入級偏置電流能夠提升抗噪聲性能，單個前置放大器的功耗約為14μW。

前置放大器的偽電阻直流(DC)反饋元件由兩個串聯的PMOS設備組成，如圖1(b)所示。電阻控制變化十分急劇，因此，選擇了加局部電流的電流模式，用一個二極管連接的PMOS M12進行電壓轉換。相較于電壓信號，電源信號具有較好的抗噪聲能力，并且更加匹配。

利用6 bit數模轉換器(DAC)調節電阻控制電流，其中一個bit充當電流升壓放大器。通過這種方式，在低頻(0.5 Hz～20 Hz)以及高頻(100 Hz～900 Hz)條件下均可利用5 bits調整高通濾波器的轉折頻率。將高通轉折頻率默認設置為300 Hz。圖2是偏置電流調諧電路。DAC是由二進制加權配置中的PMOS電流源以及開關組成。

圖2 高通轉折調諧電路的原理圖

2 后置放大器設計

16∶1模擬多路轉換器(mux)由4輸入NAND門、逆變器以及CMOS傳輸門組成。mux會每3μs選取新的輸入，這樣，每個通道的總取樣周期為48μs。通過將mux的負載電容盡量保持在較小水平，并且將后置放大器的帶寬保持在較高水平，會使內存減到最小。

第2個以及第3個放大器(后置放大器)使用了電阻式反饋，并提供了在1～50范圍內的可編程非反相增益。第2個放大器(如圖3所示)具有4個增益設定開關(×10、×5、×2以及×1)，而第3個放大器有3個增益設定開關(×5、×2以及×1)。后置放大器是米勒補償放大器，但具有額外的超前補償，可提升在單位增益反饋情況下的穩定性。分割兩級中的后置復用增益能夠節省功耗:第2個放大級中較高的最大增益為10，第3個放大級較低的最大增益為5。

后置放大器為DC耦合放大器，由電阻設定增益。第3極所需的穩定時間為3μs，與取樣周期相同。后置放大器的主要設計目的是穩定性能以及功率損耗。

為節省功耗，偏置點調諧分壓器由1 MΩ的大電阻組成。使用大偏壓電阻可以對偏置元件的噪聲帶寬進行限制。由于vmid2與反饋電阻器有關，因此配置緩沖器以減少電源阻抗，所以，第2個以及第3個放大器未受影響。根據模擬實驗可知，第2個放大器的最大增益設定值為85μW，第3個放大器的最大增益設定值為162μW;兩個放大器的相位裕度均為＞65°。

圖3 后置放大器

3 A/D轉換器設計

可利用3個5 bit DAC調節所有放大器的偏置電流(16個前置放大器具有共同的偏置調節)，并通過SPI總線對配置信息進行編程。偏置電流設定DAC與圖3中的電路十分相似。當使用了較低增益設定值時，減少后置放大器偏置電流對提升自身的穩定性十分有用。

提出系統電路有一個10 bit逐次逼近寄存器(SAR)A/D轉換器。A/D轉換器的第1個元件是雙重取樣保持電路，能夠延長取樣時間，并能夠為最后一個運算放大器延長其穩定的時間。轉換器也包括一個輸入鎖存比較器以及一個電容式電荷比例縮放DAC。圖4是A/D轉換器的方框圖。

圖4 A/D轉換器的方框圖

3.1 取樣保持電路設計

取樣保持電路是一種帶有兩個1.6 pF取樣電容器的雙重取樣結構，如圖5所示。相較于具有單一取樣器的結構，取樣電容的大小增加了一倍，但是取樣時間從1個時鐘周期(250 ns)延長至12個時鐘周期(3μs)。因此，大大減小了第3個運算放大器的穩定要求。

圖5 雙重取樣保持電路

3.2 比較器設計

轉換器包含一個輸入鎖定動態比較器，如圖6所示。比較器包含自適應功率控制(APC)，評估了鎖存器之后就會關閉第1級，所以，實際上比較器并無靜態功率。

圖6 帶有自適應功率控制的鎖定動態比較器

僅僅時鐘的上升沿需要APC脈沖。XOR門以及NOR門用于抑制時鐘下降沿的脈沖。然后，顛倒并延長時鐘信號，以確保在評估鎖存器之前開啟比較器的第1級。

3.3 DAC電路設計

A/D轉換器有一個10 bit分相電容DAC，由兩個5 bit電容組，如圖7所示。單位電容器大小為100 fF，所以，DAC總電容為6.3 pF。雖然利用單位大小的電容器會產生較小的增益誤差，但是可以提升布局的對稱性。將q0～q9邏輯驅動器放置在電容器旁邊，可幫助DAC隔離數字噪聲的干擾。

圖7 本設計中使用的分相電容DAC

從16個通道獲得的10 bit轉換結果被存儲在兩個20×8 bit的寄存器組中，總數據速率為21×8bit× (1/48μs)=3.5 Mbit/s。

4 刺激電路設計

每個輸出同樣也可用于進行電刺激。圖8是刺激電路。通過將信號A設定高電平，每個放大器前面的開關可選取刺激的通道。所有通道配置了共同的刺激電流強度，但是可為測量或者刺激對單個通道進行配置。當A較低時，會抑制刺激、激勵正在接受測量的通道。

圖8 刺激電路

刺激電路將雙極電流脈沖注入目標中。由兩個5 bit DAC以及兩個×10和×100開關控制電流強度，可通過SPI總線配置DAC以及開關。由兩個外部信號即v_up和v_down控制刺激定時，同時，外部信號可由MCU GPIO信號或者信號發生器進行控制。

根據電容值，可注入多達±160μA的短脈沖，并且最小電流為±50 nA。根據式(1)可知，可通過微電極的電容值C、刺激時間t、電流強度I以及電源電壓(3 V)限制電流注入，其中ΔV表示探極電壓的變更。因此，調整電流輸入時，電荷必須以相同的個數向兩個方向移動，這是至關重要的。

IC同樣也包含一個vmid開關，此開關可返回第1個運算放大器的輸入。

5 整體結構設計

圖9 系統的結構方框圖

圖9是提出系統的結構方框圖。芯片包括16個多路轉換前置放大器通道、2個后置放大器、A/D轉換以及1個用于輸出數據的雙向SPI接口。芯片為數字可編程型:可通過SPI接口對芯片增益、高通轉折頻率、各種偏移值以及刺激電流值進行調整。重要的是，多個提出的系統電路可通過相同SPI總線連接，進行大規模記錄。

6 測試結果

6.1 測量設置

利用信號發生器(Keysight 33220A)進行測量。采用Keithley 2000萬用表測量功耗。圖10是測量設置的方框圖。發生器的最小信號電平為20 mVpk-pk，對于電路來說該數值過大。因此，在IC之前就插入節衰減塊，可將最小信號電平降至約為28 μVpk-pk。發生器的最小信號電平為28μVpk-pk。200 pF表面貼裝電容器替代電容式微電極，產生了約為5%的額外衰減。

圖10 測量設置的方框圖

在刺激測試中，移走200 pF系列電容器，并將其焊接在輸入節點與接地線之間。將矩形電流脈沖注入圖9中刺激電路的電容器中，并利用示波器(Keysight DSO6052A)進行測量，FET—輸入運算放大器(LF411)被用作緩沖器。

通過USB以及SPI總線發送配置字節數組，可初始化數據傳輸，并對IC上的配置寄存器設定數值。然后，MCU會啟動中斷程序，并以3.5 Mbit/s的平均數據速率向PC傳輸數據。

MCU以64 MHz的速度運轉，SPI總線以12 MHz的速度運轉。MCU同樣也會向IC提供一個4 MHz的慢速時鐘。根據邏輯分析器的測量結果可知，MCU有足夠的時間進行所有要求的操作，并能夠在無損失的情況下可靠地將數據傳輸至計算機。

6.2 結果分析

電路是采用0.18μm CMOS工藝制成。圖11是設計布局的顯微照片。前置放大器位于U字形芯片的左半邊，后置放大器、多路復用以及刺激位于中間，A/D轉換器位于底部中心，以及邏輯位于右上角。布局的尺寸為1.78 mm×1.68 mm。圖12是測試板。

圖11 芯片布局的照片

圖12 測試板

利用最小增益以及最大增益測量功耗。計算結果并未考慮到MCU功耗，原因在于MCU是由USB總線驅動。在最大增益條件下，包括3個調節器在內的整個測試板的總功耗為1.9 mW。表1是設計電路的性能指標。噪聲效率因數(NEF)按照式(2)計算得出，適合于前置放大器，但是輸入相關噪聲［Vni(rms)］適合于整個系統，包括量化噪聲。

式中，Itot是指前置放大器的總電源電流，UT是指p-n結熱電壓，BW是指用赫茲表示的放大器帶寬。

表1 提出測量電路性能對比

利用500μVpk-pk輸入正弦波以及數值為1 000的增益進行測量，獲得的轉折頻率響應如圖13所示。通過利用Matlab繪制數字數值的振幅頻譜，可確定輸出的信號幅度。

圖13 選定高通轉折調諧值的實測頻率響應

圖14是帶有最低電平(約26μVpk-pk)以及5 000增益設定值的2 kHz輸入的實測頻譜。圖15是信號電平約為500μVpk-pk并且使用了1 000增益的情況。由于偽電阻具有非線性，此處第2個諧波上升至36 dBc。將高通轉折頻率設置為200 Hz。如果將拐角設置為低于10 Hz，諧波會降至58 dBc，原因在于流過偽電阻的電流較少。利用MCU調整雙極刺激電流脈沖的速度，脈沖持續時間為1.8 ms。根據方程1可計算出電壓，注入的電流約為±200 nA。通過表1和圖14、圖15，可以看出相比其他類似結構電路，提出電路的功率消耗較低，具有最大的增益值。文獻［7］雖然功耗更低，但是接口數量較少，只有8通道且增益只有2個固定值。

圖14 26μVpk－pk輸入信號的頻譜(增益為5 000)

圖15 500μVpk－pk輸入信號的頻譜(增益為1 000)

7 結論

本文提出了一種低功耗神經信號測量以及刺激系統。提出設計中的集成緩沖邏輯能夠使其直接與低成本、低功耗微處理器連接，微處理器同樣能夠處理通過USB總線傳輸至計算機的數據。實際測試結果顯示，相比其他類似結構電路，提出電路的功率消耗最低，電源電壓為3 V時，功耗僅為1.31mW到1.48 mW，增益最高可達76.2 dB，數據傳輸速率可達3.5 Mbit/s。在使用420 mAh紐扣式電池供電時，提出的設計能夠持續運行大約一個月，十分適合便攜式神經信號測量應用。

［1］湯黎明，常本康，劉鐵兵，等.人體刺激誘發生物電信號頻率與占空比測量電路的設計與應用［J］.航天醫學與醫學工程，2002，15(6):433-436.

［2］朱永宏，馬梅方，梅杓春.神經信號采集系統中模擬前端與ARM9適配電路的研制［J］.電子設計應用，2008，16(3):95-97.

［3］王余峰，王志功，呂曉迎，等.單片集成低功耗神經信號檢測CMOS放大器［J］.半導體學報，2006，27(8):1490-1495.

［4］王敏，宋永吉，孫建濤，等.神經信號采集與處理遙測系統［J］.生物醫學工程學雜志，2011(1):49-53.

［5］Chae M S，Yang Z，Yuce M R，et al.A 128-Channel 6 mW Wireless Neural Recording ICWith Spike Feature Extraction and UWB Transmitter［J］.IEEE Transactions on Neural Systems and Rehabilitation Engineering，2009，17(4):312-321.

［6］王敏，宋永吉，孫建濤，等.神經信號采集與處理遙測系統［J］.生物醫學工程學雜志，2011(1):49-53.

［7］Kmon P，Grybos P.Energy Efficient Low-Noise Multichannel Neural Amplifier in Submicron CMOS Process［J］.Circuits and Systems I Regular Papers IEEE Transactions on，2013，60(7): 1764-1775.

［8］Shahrokhi F，Abdelhalim K，Serletis D，et al.The 128-Channel Fully Differential Digital Integrated Neural Recording and Stimulation Interface［J］.IEEE Transactions on Biomedical Circuits and Systems，2010，4(3):149-161.

［9］Gosselin B，Ayoub A E，Roy JF，etal.AMixed-SignalMultichip Neural Recording Interface with Bandwidth Reduction［J］.Biomedical Circuits and Systems IEEE Transactions on，2009，3(3):129-141.

［10］Mollazadeh M，Murari K，Cauwenberghs G，et al.Micropower CMOS Integrated Low-Noise Amplification，Filtering，and Digitization of Multimodal Neuropotentials［J］.IEEE Transactions on Biomedical Circuits and Systems，2009，3(1):1-10.

［11］吳朝暉，謝宇智，趙明劍，等.用于神經信號采集的高PSRR及CMRR植入式模擬前端［J］.華南理工大學學報:自然科學版，2015，43(1):15-20.

肖海慧(1974-)，女，漢族，陜西漢中人，研究生，副教授，研究方向為自動控制、軟件開發技術，haihuixiao@163.com。

Low Power Nerve Signal M easuring Circuit w ith 0.18μm CMOS Technology*

XIAO Haihui*

(Changzhou Textile Garment Institute，Changzhou Jiangsu 213164，China)

According to the power and the gain of the neural signalmeasurement system，a new 16 channel neural signalmeasurement and stimulation system with adjustable gain is proposed.The amplifier stage of the system is composed of 16 pre amplifiers，one Multiplexer and two broadband post amplifier.The system consists of one logic control units，which are used to obtain themeasured results from the buffer，and can control the bias current of the circuit，the high pass frequency，the gain of the amplifier and the exciting current intensity.All channels can be configured as output，using bipolar current pulse to stimulate the neuron.The system circuit ismade of low cost0.18 μm IC technology.The actual test results show that，compared to other similar structure circuit，the power consumption of the circuit is the lowest，only 1.31 mW to 1.48 mW，adjustable gain maximum up to 76.2 dB，and the data transmission rate up to 3.5 Mbit/s.

neural signalmeasurement;post amplifier;low power consumption;microcontroller unit

C:1295

10.3969/j.issn.1005－9490.2017.01.009

TN432

:A

:1005－9490(2017)01－0043－06

項目來源:江蘇省教育教學改革2015年度課題研究成果項目(2015JSJG293)

2016-01-27修改日期:2016-02-26