一種數字接口設備的FPGA應用方案設計

江燕良，田曉鵬

(1.許繼電氣技術中心,許昌 461000；2.許昌市供電公司)

一種數字接口設備的FPGA應用方案設計

江燕良1，田曉鵬2

(1.許繼電氣技術中心,許昌 461000；2.許昌市供電公司)

針對光纖電流差動保護面臨的時間同步和誤碼校驗等技術問題，提出了一種數字接口設備的FPGA應用實現方案。該方案以改善信息傳輸時延為切入點，從傳輸方式和碼型轉換等方面出發，減少了信息傳輸的中間環節，提高了信息傳輸的可靠性。同時，使用E1芯片進行信息編碼的轉換和傳輸，改善了信息的傳輸帶寬，很好地解決了誤碼校驗精度的問題。

光差保護；SDH系統；FPGA；E1芯片

引 言

隨著電力通信網絡的日益完善，光纖通信技術在電力系統繼電保護領域的應用也越來越廣泛。傳輸容量大、傳輸距離遠、抗電磁干擾能力強和運行可靠性高等天然優勢，使其成為電力系統信息傳輸的主要手段。光纖電流差動保護以其穩定可靠的光纖傳輸通道保證了電流的幅值和相位可以正確地傳送到對側。目前光纖大多采用64 Kb 數字通道，電流差動保護通道中既要傳送電流的幅值，又要傳送時間同步信號，通道資源緊張，要求數據的誤碼校驗位不能過長，這樣就影響了誤碼校驗的精度[2]。而且光纖復用接口的實現需要借助光纖通信系統SDH等同步傳輸網來實現信息交互保護。為了保證傳輸的信息準確、可靠，選用傳輸容量大的E1 (2.048 Mbps)數字接口，不但很好地解決了誤碼校驗精度的問題，而且SDH設備基本都支持E1接口接入。本文將FPGA與光纖傳輸技術相結合，基于FPGA的可擴展性強、靈活方便的優點，通過硬件編程語言在FPGA內部設計功能模塊，完成光電轉換器與E1芯片之間的傳輸轉換。

1 系統概述

光通信接口設備是光纖縱差保護實現信息遠距離傳輸不可缺少的中間環節，它的可靠性直接影響光差保護系統性能。光差保護遠方通信信號轉換裝置OTEC-2M是由許繼電氣股份有限公司生產的，是WXH-803/803A、WXH-813/813A等高壓線路保護裝置的配套產品。保護裝置將數據通過光纖鏈路傳輸到OTEC-2M，OTEC-2M按照E1信道的通信標準將信號轉換成2.048 Mbps 波特率、HDB3編碼方式的電信號，通過同軸電纜傳輸到SDH網絡設備，對側保護裝置再通過SDH網絡實現數據交互。它完成保護設備光接口到通信設備電接口的通信，并實現2.048 Mbps 傳輸路由的無損傷切換，為繼電保護設備的數據傳輸提供全透明的傳輸通道。裝置安裝在變電站或電廠的通信機房內，與數字通信設備放置在一起，通過75 Ω的同軸電纜與通信設備的2.048 Mbps 終端相連。光纖與安裝在主控室/保護室的光纖縱差保護光纖接口相連接,應用方式如圖1所示。

圖1 應用方式

2 系統構成及工作原理

2.1 系統構成

系統的硬件電路主要由如下幾部分組成：

① 電源供電電路,提供系統所需要的5 V、3.3 V和1.2 V電源。

② 時鐘管理電路，為系統提供一個穩定的時鐘源。其中FPGA和E1芯片各有一個獨立的晶振回路為其提供時鐘信號，滿足芯片內部邏輯功能需要。另外為了保證FPGA和E1芯片之間數據收發同步，將一個時鐘信號通過分頻分別提供給FPGA和E1芯片。

③ FPGA控制電路，負責E1接口芯片通信中的成幀、解幀、接口通信、硬件配置和控制等。采用Xilinx公司的XC6SLX4-2TQG144芯片作為系統的核心控制器，時序控制精度高，具備并行處理的能力，實現方法簡單可靠，無需外部電路便可進行編碼方式的切換。

④ E1接口電路，主要負責進行碼型變換、信號電平變換、接口阻抗匹配、輸出波形形成和時鐘恢復等。XRT82D20是EXAR公司生產的E1接口芯片，符合G.703等國際標準規范，其信號編碼采用HDB3雙極性歸零碼實現數據傳輸。輸入輸出阻抗具有75 Ω、120 Ω兩種模式，輸入電壓也有3.3 V和5 V兩種。一般采用一對同軸電纜實現非平衡方式傳輸，也可以采用兩對屏蔽雙絞線實現平衡方式傳輸[3]。

⑤ 光收發模塊電路，完成光電信號轉換并進行傳輸。光電轉換器選用宇光的GTL9系列光電轉換器，光纖的傳輸方式采用單模光纖，根據傳輸距離的不同，波長可以選用1300/1310 nm或1500/1550 nm兩種[4]，傳輸距離可達40 km。

2.2 工作原理

OTEC-2M光差保護遠方通信信號轉換裝置采用E1接口芯片進行碼型轉換，實現了FPGA內的曼徹斯特碼或1B4B 碼與HDB3 雙極性歸零碼之間的編碼轉換，完成光纖轉換成E1(2.048 Mbps) 數字接口。它不能作為一個獨立的設備運行，只能與WXH-800系列光纖縱差保護配合使用。該裝置由光電變換、發送碼型變換、發送碼極性轉換、收發終端及接收碼極性轉換和接收碼型反變換幾個部分組成，系統工作原理框圖如圖2所示。光電變換回路實現光信號和電信號之間的轉換，它用于連接OTEC-2M和WXH-813系列縱差保護裝置光纖接口。碼型變換回路是將保護側傳來的光纖編碼信號轉換成符合ITU.-G.703的2.048 Mbps同向接口規約的信號方式。收發終端實現與數字通信設備2.048 Mbps同向接口的碼型的單、雙極性轉換以及電平、阻抗匹配。

圖2 系統工作原理框圖

3 系統設計

系統提供單通道的光纖通信接口和E1通信接口，主要由FPGA與E1芯片完成信號傳輸和碼型轉換。繼電保護裝置之間的光纖通道通信方式采用2 Mbps 復用方式。系統使用75 Ω非平衡同軸電纜延長至集控遠動屏位置，提供BNC接口[5]。系統總體架構如圖3所示。

圖3 系統總體架構框圖

3.1 硬件設計

系統硬件設計分為電源供電電路、時鐘管理電路、E1接口電路和FPGA控制電路。

① 電源供電電路。系統支持DC 220 V、DC 110 V或DC 48 V電壓輸入，通過不同的電源模塊將輸入的電壓轉為5 V,然后再由轉換芯片將5 V轉換為3.3 V和1.2 V，分配到各個子電路中。電源供電電路主要為E1接口部分、FPGA部分、時鐘管理部分和外圍接口芯片部分電路供電。

② 時鐘管理電路。系統選用了兩種工作頻率的晶振芯片，分別為系統輸出2.048 MHz和65.536 MHz的時鐘信號,其中65.536 MHz的時鐘信號提供給FPGA芯片，作為時鐘基準，用于處理從保護裝置接收的信號。另外，FPGA還需要給E1接口芯片一個2.048 MHz 的參考時鐘，用于恢復E1接收端的數據和同步。為了確保FPGA芯片和E1接口芯片通信時的時鐘同步，采用ICS8302時鐘芯片產生兩個2.048 MHz的時鐘信號，分別提供給FPGA和E1芯片。同時，E1接口芯片還需要一個2.048 MHz的時鐘信號來供芯片內部邏輯使用。

③ E1接口電路。本文采用的E1接口電路，其輸入阻抗為75 Ω，輸入電壓為3.3 V。E1接口詳細設計電路如圖4所示。

④ FPGA控制電路。系統接收和發送的數據均在FPGA中進行處理，除光電轉換器完成光電信號轉換以及E1芯片完成HDB3編解碼功能外，其他功能均通過FPGA內部可編程邏輯實現。FPGA有三種配置方式：主動串行AS配置方式、JTAG配置方式、被動串行PS配置方式。對于這三種配置方式，通過設置FPGA上的 MSEL0、MSEL1兩個引腳的狀態進行選擇[6]。本文采用主動串行AS配置方式，即MSEL0接高電平，MSEL1接地。信號編碼方式(1B4B或曼徹斯特編碼)通過跳針選擇與保護裝置對應的編碼方式來控制。

3.2 FPGA設計

FPGA在上電加載程序完成后，對E1芯片進行初始化。光纖信號由光電轉換器轉換成電信號，經FPGA內部接收模塊處理，再發送給E1芯片進行編碼轉換。FPGA程序設計功能框圖如圖5所示。具體流程如下：

① 光差信號轉換裝置通過光電轉換器接收保護裝置傳輸的光信號，并將其轉換為1B4B或曼徹斯特編碼方式的串行電信號,再通過RD端口進行傳輸。FPGA以其內部時鐘為基準對這些串行信號進行采樣，并將采樣的數據存入緩存區FIFO。接收和存儲過程通過狀態機實現，根據通信協議設定的空閑碼實時檢測并判斷數據是否有效，從而判斷是否存入FIFO。

② FPGA接收時鐘以內部時鐘為基準接收緩存區的數據，而發送時鐘以本地分頻時鐘為基準，考慮到兩種時鐘可能存在偏差，發送模塊在緩存區存儲兩個字節的有效數據之后再從緩存區FIFO讀取數據并進行發送，同時將緩存區的深度設置足夠大，避免緩存區同時讀寫可能導致的空讀或溢出現象。在緩存區為空的情況下，發送模塊一直向E1芯片發送空閑碼。

③ FPGA通過其發送模塊以分頻得到的2.048 MHz時鐘為基準，將待發送串行數據發送給E1芯片的TData端口。最后，E1接口芯片將E1信道輸入的信號，以分頻得到的2.048 MHz時鐘為基準，將信號編碼轉換為HDB3碼形式，最后經同軸電纜傳輸至SDH主干網絡。

圖5 FPGA程序設計功能框圖

當信號進行反向傳輸時，E1信號首先經接口變壓器變換后將信號通過RData端口傳輸給FPGA；FPGA將E1線路接口單元傳輸的數據送入時鐘提取模塊，提取出時鐘并進行處理、接收和緩存，最后傳輸給光電轉換器的TD端口。

正向和反向傳輸的存儲模塊均通過FPGA內置FIFO緩存來實現，FIFO深度可通過判斷標志位是否為空以及已存儲數據個數進行配置。正向和反向傳輸功能獨立，互不影響。它們的緩存模塊均可同時進行讀寫操作，發送模塊無需等待接收模塊是否已將有效數據幀完全接收并存儲完成，便可啟動發送，減少通信延遲。

4 系統測試和分析

4.1 功能測試

為了驗證系統是否滿足各項功能以及電磁兼容性能指標，首先用示波器對E1接口的輸入和輸出波形進行測試。

試驗方法：將一臺OTEC-2M裝置和一臺光纖差動保護裝置WXH-803A用尾纖分別連接對應的收信和發信，另外將OTEC-2M連接約5 m長的同軸電纜，電纜兩端分別對應裝置的收信和發信，采用自環方式。通過觀察、記錄WXH-803A裝置的通道狀態誤碼率來判斷各種電磁干擾對OTEC-2M的影響。所有試驗的干擾等級都是相應電壓等級裝置的最高級，實驗過程中WXH-803A裝置的通道狀態誤碼率保持不變為合格。分別對E1接口芯片的發送端TTIP和TRING、接收端RTIP和RRING差分信號進行波形測量,波形圖如圖6、圖7所示。

圖6 發送端(TTIP和TRING)波形圖

圖7 接收端(RTIP和RRING)波形圖

4.2 電磁兼容測試

按照同樣的試驗方法，對系統進行了電快速瞬變、浪涌抗擾度、靜電放電抗擾度、阻尼振蕩磁場、輻射發射、傳導發射、振動、沖擊和高低溫等試驗，并對測試結果進行分析論證。

以上實驗結果表明，光纖通道里的誤碼數和丟幀數并沒有發生變化，而且裝置無機械損壞現象，重新上電后功能正常。測試結果滿足試驗要求，系統工作穩定。

結 語

[1] 王芊,金華鋒,石鐵洪,等.用于差動保護的E1速率通信接口[J].電力系統自動化,2003,27(7):55-57.

[2] 任亮.光纖通信在電力系統繼電保護中的應用[J].中國新技術新產品,2010(21):141.

[3] 程曉東.光線保護接口技術[J].供用電,2007,24(4):28-30.

[4] 李崢峰,楊曙年,喻道遠,等.繼電保護中光纖通信技術應用[J].電力自動化設備,2007,27(2)：75-79.

[5] 田新成,尹秀艷.一種處理調度自動化E1通道通信異常的方法[J].電力系統通信,2012,33(7):66-69.

[6] 鐘鴻銳.基于FPGA的E1誤碼測試技術研究[D].西安:西安電子科技大學,2010.

江燕良(工程師)，主要研究方向為變電站二次設備硬件平臺開發；田曉鵬(工程師)，主要研究方向為電力系統繼電保護和電力通信。

FPGA Application Scheme Design of Digital Interface Devices

Jiang Yanliang1,Tian Xiaopeng2

(1.Xuji Electrical Technology Center,Xuchang 461000,China;2.Xuchang Power Supply Company)

In view of the optical fiber current differential protection face technical problems such as time synchronization and error checking,a digital interface device FPGA implementation scheme is proposed.The scheme takes the efficiency of information transmission as the breakthrough point,from the transmission way and the type of transform,which reduces the information transmission of the intermediate links,and improves the reliability of information transmission.At the same time,the use of E1 chip to convert the information coding and transmission improves the information transmission broadband,and solves the problem of the error calibration accuracy.

optical differential protection;SDH system;FPGA;E1 chip

TM774；TN913.7

A

?士然

2017-04-28)