應用于微波/毫米波領域的集成無源器件硅基轉接板技術

黃，朱 健，石歸雄

(1.微波毫米波單片集成電路與模塊國家級重點實驗室，南京210016；2.中國電子科技集團公司第五十五研究所，南京210016)

應用于微波/毫米波領域的集成無源器件硅基轉接板技術

(1.微波毫米波單片集成電路與模塊國家級重點實驗室，南京210016；2.中國電子科技集團公司第五十五研究所，南京210016)

展示了一種應用于射頻微系統領域的可以集成射頻無源器件的硅基轉接板結構。該結構將電感、電容、電阻、傳輸線和TSV等集成在適用于微波應用的高阻硅襯底上，可實現芯片級的CMOS、MMIC及MEMS多種不同材料器件集成。采用這種方法制備的傳輸線損耗在40 GHz為0.34 dB/mm，電容密度達到1.05 fF/μm2，2.5圈8 nH電感最大Q值在1.5 GHz達到16。這項制造技術與CMOS制造工藝兼容，可為超高集成度的三維集成型化射頻微系統提供有力支撐。

集成無源器件；硅通孔；互補金屬氧化物半導體；轉接板；射頻

過去幾十年中，電子器件一直遵循摩爾定律通過減小加工線寬提高器件性能。近年來隨著加工精度下降，到達9 nm甚至更小以后摩爾定律開始難以為繼。半導體行業發展的重點逐漸轉移到小型化、多功能的微系統上，即所謂的超越摩爾路線。同時，隨著4G通信的廣泛應用，5G通信的產業化布局，應用于移動通信領域的低成本高集成度的射頻模塊需求呈現爆發式增長。集成無源器件（IPD）和硅通孔（TSV）技術是實現微系統小型化的關鍵。相比于低溫共燒陶瓷（LTCC）等傳統的厚、薄膜工藝，硅基IPD成本更低，體積更小，微波性能也更勝一籌[1-3]。更重要的是，硅基IPD技術可以通過標準的CMOS半導體制造工藝與微波MMIC芯片集成[4]，充分利用硅基半導體加工精度高集成度高的特點實現大規模量產。在同時集成IPD和TSV的晶元上還可以進行圓片級三維堆疊和無引線鍵合。但在傳統CMOS工藝體系上同時集成IPD與TSV是一項復雜的工作，特別是針對微波應用，需要同時在材料、工藝和架構上進行創新[5]。比如，標準CMOS工藝采用的低阻硅襯底和薄銅布線結構會給高頻IPD器件帶來很大損耗。TSV的集成方式和對系統微波性能的影響也需要進行評估。

本文介紹了一種基于標準CMOS工藝，同時集成IPD與TSV的微波應用方案。采用無定形硅（SIPOS）被用來簡化硅襯底表面鈍化，并采用2 μm的厚銅工藝用于減少微波損耗提高器件Q值。

1 轉接板整體架構和制造方法

本文介紹的是在傳統硅基CMOS工藝基礎上，針對微波射頻應用，開發出的可用于射頻微系統集成的硅基轉接板技術。該技術將傳統大馬士革薄層銅工藝加厚，用于減小微波損耗；將射頻TSV引入硅片用于微波信號的垂直傳輸；將整個圓片減薄至100 μm用于進一步減小堆疊體積。整套工藝架構簡明，擴展性強，可作為三維射頻微系統的標準化模塊使用。

1.1 硅基轉接板架構

同時集成IPD和TSV的硅基轉接板架構如圖1所示，該結構主要包含4個部分，自下而上依次為：用于信號垂直傳輸的TSV結構；底層金屬布線；金屬-介質-金屬（MIM）結構；兩層金屬間的高密度微互聯通孔結構；上層金屬布線以及用于信號傳輸的金屬觸點。厚銅結構在微波應用中可以減小IPD的損耗提高器件Q值。在下圖結構中，上層銅布線的厚度達到2 μm。襯底采用大于10 kΩ·cm的高電阻率硅晶元，用以防止微波信號耦合進襯底。同時，硅片表面用一層SIPOS鈍化層來降低表面電荷密度。轉接板表面可以制備高密度金屬微凸點陣列，通過低溫共晶鍵合的方式將CMOS、MMIC、MEMS等不同材料不同功能的器件集成上去。這種架構的優點是可以以一個轉接板為基礎，繼續向上堆疊延伸，進而實現微系統完整功能。

圖1 集成IPD和TSV的硅基轉接板架構圖

1.2 硅基轉接板制造方法

同時集成IPD和TSV硅基轉接板制造流程為：采用一塊200 mm（8英寸）電阻率10 kΩ·cm的單拋硅片，通過高深寬比ICP刻蝕、阻擋層/種子層沉積和銅電鍍等一系列工藝實現孔徑20 μm、深度85 μm的TSV結構；對晶元正面拋光后，采用大馬士革銅工藝電鍍上600 μm的金屬層，底層金屬主要作為接地層、MIM電容的下層金屬以及多圈電感結構的底部連接；緊接著制備MIM電容，電容采用50 μm TaN/60 μm SiN/50 μm TaN的三明治結構。上層TaN可同時作為電阻層；再往上是一系列500 nm直徑、500 nm深的高密度銅互聯通孔陣列，用于底層金屬及MIM電容與上層金屬的互聯；上層金屬是2 μm厚銅結構，用于傳輸線和多圈電感結構；最后采用臨時鍵合工藝將圓片翻轉減薄至85 μm的TSV露出。在本文中我們采用鋁材料做凸點用于性能測試，實際使用中也可以制成高密度銅凸點用于鍵合互聯。圖2是硅基轉接板的截面電鏡掃描圖，圖3是金屬層、銅互聯陣列及MIM電容層的放大圖，展示出高精度的硅基加工工藝。

圖2 硅基轉接板的截面電鏡掃描圖片

圖3 上下層銅金屬及MIM層的放大圖

2 硅基轉接板性能測試

電感、電容及傳輸線等結構均采用上述工藝實現。本文所有數據均采用均勻分布在200 mm（8英寸）晶元上的16個器件測試，用于評估工藝技術的良率及一致性。測試方式均為通過底部TSV觸點測試，信號由底部觸點通過TSV，經無源器件，再由TSV導出。單個TSV損耗經測試在10 GHz為0.1 dB。

CPW傳輸線位于2 μm厚的上層銅布線層，如圖4所示。結構采用GSG形式，正面觸電通過TSV引至背面。

圖5和圖6分別是8 mm長、20 μm寬的傳輸線損耗和阻值，傳輸線損耗在40 GHz頻率下約為0.34 dB/m，阻抗均為50 Ω。

圖4 傳輸線結構俯視圖

圖5 傳輸線損耗測量值

圖6 傳輸線阻抗值

MIM電容如圖7所示，該電容面積為3 600 μm2。圖8是測量結果，平均電容密度達到1.05 fF/μm2，滿足工程應用需求。

圖9所示是半圈電感的Q值數據，電感線圈直徑60 μm，線寬25 μm。16個電感測試數據一致，表現出良好的片內均勻性。最大Q值在5 GHz為27，電感感值為4 nH。

多圈電感采用不同金屬層間的繞圈及空氣橋結構，圖10所示電感是一個2.5圈，內徑150 μm，線寬30 μm的結構。最大Q值在1.5 GHz時達到16，對應感值8 nH。后續可以通過增加介質層厚度的方法繼續提高Q值。

圖7 MIM電容結構俯視圖

圖8 MIM電容容值測量結果

圖9 半圈電感Q值測量結果

3 結束語

圖10 2.5圈電感Q值測量結果

針對未來多功能一體化射頻微系統的需求，本文提出了一種集成IPD與TSV的硅基襯底轉接板方案。高性能的電阻、電容、電感等無緣集成器件在該技術架構下得以實現。我們針對微波應用需求，在傳統CMOS工藝基礎上開發了厚銅金屬化工藝和硅表面SIPOS鈍化工藝用以減小損耗提高性能。本文提出的架構可以實現微波/直流信號的垂直傳輸，硅基轉接板可以進一步進行三維堆疊集成，為未來微波組件/系統芯片化提供了一條標準化工藝途徑。

[1] 洪偉，陳繼新，嚴蘋蘋，等.CMOS毫米波亞毫米波集成電路研究進展[J].微波學報，2010，26(4)：1-6.

[2] Sarafisa P.，Hourdakisa E.，Nassiopoulou A.G.，et al.Advanced Si-based substrates for RF passive integration：comparison between local porous Si layer technology and trap-rich high resistivity Si[J].Solid-State Electronics，2013，(87)：27-29.

[3] Mallik K.，Abuelgasim A.，Hashim N.，et al.Analytical and numerical model of spiral inductors on high resistivity silicon substrates[J].Solid-State Electronics，2014，(93)：43-47.

[4] Wang C.and Kim N.Y.Analytical optimization of highperformance and high-yield spiral inductor in integrated passive device technology[J].Microelectronics Journal，2012，(43)：176-178.

[5] Farcy A.，Carpentier J.F.，Thomas M.，et al.Integration of high-performance RF passive modules(MIM capacitors and inductors)in advanced BEOL[J].Microelectronic Engineering，2008，(85)：1940-1945.

Silicon Interposer Combined with Integrated Passive Devices for Micro/Millimeter Wave Application

HUANG Min1,2，ZHU Jian1,2，SHI Guixiong2

(1.Science and Technology on Monolithic Integrated Circuits and Modules Laboratory，Nanjing，210016，CHN；2.Nanjing Electronic Devices Institute，Nanjing，210016，CHN)

In this paper，we present a silicon based interposer combined with IPD RF micro-system application.In our design，inductor，capacitor，resistor，CPW line and TSV are integrated on a high resistive silicon substrate，making it possible to realize system-on-chip integration of CMOS，MMIC and MEMS devices.Loss of the CPW line is measured to be 0.34 dB/mm at 40 GHz.The capacitance density reaches 1.05 fF/μm2.The inductance for a 2.5-turn inductor is 8 nH，and the maximum Q factor is 16 at 1.5 GHz.This CMOS-compatible fabrication technique provides a new approach for high level miniaturized RF micro-system.

Integrated passive device(PID)；Though silicon via(TSV)；Complementary metal oxide semiconductor(CMOS)；Interposer；Radio frequency(RF)

TN603

A

1004-4507(2017)04-0020-04

黃旼（1984-）男，江西贛州人，博士生，工程師，主要從事射頻MEMS器件、射頻微系統設計和制造。

2017-07-24