簡易數字電子時鐘的Multisim仿真設計

摘 要：鐘表的數字化給人們的生產與生活帶來了極大的方便，廣泛應用于各類公共場所。文章設計的簡易數字電子時鐘主要由數字集成芯片74LS160和邏輯門電路構成，并用數碼管顯示。首先，在理論基礎上闡述數字電子技術中有關計數器的理論知識；其次，構建簡易數字電子時鐘的總體設計方案；最后，采用Multisim10仿真軟件對各計數器電路和整體時鐘電路進行仿真調試。

關鍵詞：數字電子時鐘；計數器；Multisim10

1 概述

數字電子時鐘是由數字電路構成、有數字顯示特點的一種現代化的計時工具[1-3]，它顯示直觀、走時精準，深受人們的喜歡，廣泛應用于公交站、汽車站、圖書館、商店、大型廣場等公眾場合以及百姓家庭，給人們的生活、學習、工作和娛樂帶來了很大的便利[4-5]。

Multisim10是美國NI公司推出的用于電子電路仿真和設計的EDA工具軟件，可以實現計算機仿真設計與虛擬實驗，是一個高效的設計仿真平臺[6-10]。其強大的虛擬儀器庫和仿真功能，為電路設計與分析創造了良好的環境，也提高了電路設計效率。

簡易數字電子時鐘的核心電路部分是計時和數字顯示兩個，本文應用Multisim10仿真軟件設計了一個時鐘電路，能夠準確而直觀地將時間的“時”“分”“秒”以數字方式顯示出來，并設計了時間校正電路使其準確工作，該電路具有校時功能和整點自動報時功能。盡管本文設計的數字時鐘與當今社會正使用的數字時鐘差別較大，但研究其核心數字電路部分及擴展其應用，仍具有非常重要的指導意義[11]。

2 設計方案及電路框圖

數字時鐘是一個將時間的“時”、“分”、“秒”以數字的形式顯示于人的視覺器官的一種計時裝置，它的主要功能是計時和顯示，因此，簡易數字電子時鐘電路的主要電路設計包括標準脈沖計數信號模塊、“時、分、秒”計數模塊、時間顯示模塊等電路的設計。其中，標準時間計數脈沖信號由555振蕩器經分頻器得到，即1Hz的秒計數脈沖信號；由于計時可能出現誤差，故在電路中增加時間校準電路模塊。最后，在主電路正常運行情況下，擴展其整點報時功能。總體電路框圖設計如圖1所示。

3 各電路模塊的設計及仿真調試

在Multisim10仿真平臺上搭建簡易數字電子時鐘的總設計仿真電路圖如圖2所示，其各電路模塊設計如下。

3.1 標準計數脈沖信號

本文設計的標準時間計數脈沖信號由555振蕩器與RC組成的多諧振蕩電路產生，即1Hz的秒計數脈沖信號，作為總電路的計數時鐘脈沖，也是擴展電路所需要的工作信號。（見圖3）

該電路模塊設計的優點是：555多諧震蕩電路內部的比較器靈敏度較高，并應用差分電路形式，使其振蕩頻率受電源電壓和溫度變化的影響很小。缺點是：若要精確穩定地輸出1Hz脈沖信號，對電容和電阻的數值精度要求很高。

3.2 計數顯示模塊

在時鐘的計數控制電路模塊中，有了時間標準“秒”計數脈沖信號后，就可以按照“60秒為1分”、“60分為1時”、“24時為1天”的計數規則進行計數電路模塊的設計。然后設計“時”、“分”、“秒”三個譯碼顯示電路，將“時”、“分”、“秒”的計數狀態在七段數碼管上顯示成直觀的數字符號。在本文設計中，采用十進制同步加法計數器芯片74LS160N來實現計數的十進制功能和六進制功能，其工作狀態表如表1所示，芯片引腳圖如圖4所示。

74LS160N的CLK是脈沖輸入端，RCO為進位信號輸出端，ENP和ENT是計數的工作狀態端，CLR為清零端，LOAD為置數端，A～D是數據輸入端，QA～QD為輸出端。74LS160是一個十進制的計數器。

應用芯片的異步清零功能，將芯片74LS160N的輸出端的0110（十進制為6）用一個兩輸入的與非門74LS00引到CLR端即可置零，實現六進制計數功能。

3.2.1 六十進制計數顯示模塊

在計數顯示電路模塊中，分和秒的計數控制是一樣的，即六十進制計數功能，電路模塊設計如圖5所示。設計中用兩片十進制計數芯片74LS160N級聯，高位芯片進行六進制計數功能，低位芯片進行十進制計數功能，從而實現計數范圍00-59的計數功能。設計時，將低位芯片的進位輸出CO端接到高位芯片的時鐘脈沖信號輸入端CLK，計數脈沖信號在上升沿到來時計數器開始計數，當計數到59時，再來一個計數脈沖信號，兩芯片都要清零，于是，應用74LS160N的異步清零功能，當高位芯片計數到6（即輸出狀態為0110）時，將輸出狀態通過一個兩輸入與非門引到兩芯片的異步清零端進行復位，從而實現六十進制計數功能。

3.2.2 二十四進制計數顯示模塊

時計數顯示電路模塊也由兩片74LS160N芯片級聯產生，它的計數范圍是00-23，計數時鐘脈沖信號來自分計數顯示電路的高位芯片的進位輸出。該電路模塊的低位芯片計數為4（即輸出狀態為0100），高位芯片計數為2（即輸出狀態為0010）時，將輸出狀態通過一個兩輸入與非門引到兩芯片的異步清零端進行復位，從而實現二十四制計數器功能，電路模塊設計如圖6所示。

3.3 校準電路模塊

數字電子時鐘應具有分校準和時校準功能，因此，應截斷分十位和時十位的直接計數路徑，并增加秒脈沖計時信號與校正信號隨時切換電路。設計校時電路的關鍵，是通過開關按鍵，控制電路中“秒”到“分”、“分”到“時”的進位輸入端的高低電平的變化，從而實現手動校準“分”和“時”。下面以分校準電路為例，如圖7所示。

3.4 整點報時模塊

電路設計在整點前10秒鐘內開始進行整點報時，即當時間在59分50秒到59分59秒期間時，報時電路發出報時控制信號。當時間在59分50秒到59分59秒期間時，分十位、分個位和秒十位均保持不變，分別為5、9和5，因此可將分計數器十位的Qc和QA、個位的QD和QA及秒計數器十位的Qc和QA相與，通過8輸入與非門74HC30芯片輸出，從而產生報時控制信號。整點報時的功能要求時，每當數字鐘計時快到整點時發出鬧鈴聲。由原理可知當分鐘計數到一個周期向前進位時，蜂鳴器開始工作，電路模塊設計如圖8所示。

4 仿真結果及分析

將設計好的各電路模塊進行組建，得到如圖2所示的數字電子時鐘仿真電路圖。按下仿真開始鍵，電路進入時鐘計時狀態，通過“Pause Simulation”按鍵，得到以下仿真結果。（見圖9、圖10）

由以上仿真結果可以看出，本文設計的簡易數字電子時鐘能實現時鐘的正常功能，達到設計要求。

5 結束語

本文基于Multisim10仿真軟件，對簡易數字電子時鐘的各電路模塊單元進行了設計，較好地完成了電路功能的設計，并達到了基本設計要求。該電路設計是提升數字電子技術基礎理論知識轉化為實際動手設計能力的一個重要方面，另外，即使在數字電路及其他更多的課程中涉及到的較為復雜的電路設計中，文中較為清晰的設計構架及思路也較強的參考借鑒價值。

參考文獻

[1]張昌玉.數字電子鐘的設計[J].科技風，2016，3（6）：3-3.

[2]王迎勛，王香，黃家平，等.基于Multisim13的數字鐘的設計與仿真[J].科技創新與應用，2017，3（9）：63-64.

[3]印健健.基于74LS90數字電子鐘邏輯電路的設計[J].電子制作，.2013，16（2）：168-171.

[4]陳艷，李文娟.數字電路的邏輯設計探究[J].科技創新與應用，2017，4（10）：105-105.

[5]閻石.數字電子技術基礎（第五版）[M].北京：高等教育出版社，2006，5：1-497.

[6]趙永杰，王國玉.Multisim10電路仿真技術應用[M].電子工業出版社，2012，4：1-211.

[7]沈歡，王云秀，沈鉆楊，等.Multisim在電子類教學中的應用[J].大眾科技，2016，8（8）：117-119.

[8]王爾申，龐濤，李鵬，等.Multisim和Proteus仿真在數字電路課程教學中的應用[J].實驗技術與管理，2013，3（3）：78-81.

[9]陳崇輝.電工電子技術實驗指導[M].華南理工大學出版社，2016，8：1-254.

[10]周旋.關于Multisim10.0的高電平調幅電路仿真研究[J].中國新通信.2017，1（1）：152-152.

[11]陳莉.Multisim在電路分析課程實踐教學中的應用[J].電子世界，2017，3（6）：60-60.

作者簡介：李玉姣（1986-），女，漢族，湖南邵陽人，碩士，助教，主要從事電子技術基礎課程教學及電子器件的應用等研究方向。