基于USB3.0的數據采集系統在電力電子中的應用

宋中喆,裴東興*,梁彥斌,李祖博,李愛佳

(1.中北大學電子測試技術國家重點實驗室,太原 030051;2.中北大學儀器科學與動態測試教育部重點實驗室,太原 030051)

基于USB3.0的數據采集系統在電力電子中的應用

宋中喆1,2,裴東興1,2*,梁彥斌1,2,李祖博1,2,李愛佳1,2

(1.中北大學電子測試技術國家重點實驗室,太原 030051;2.中北大學儀器科學與動態測試教育部重點實驗室,太原 030051)

針對電力電子裝置產生大量的諧波,以及當前數據采集系統要求的精度高、速度快、路數多的特點,將基于USB3.0的多通道數據采集系統應用于電力電子系統。該系統以FPGA作為主控器,對多路模擬開關和模數轉換器進行采集控制;設計了雙端口RAM存儲ADC的輸出數據,并作為USB3.0接口的前端緩存;并編寫了LABview數據顯示和處理程序。測試結果表明:系統實現了逆變電路電壓電流數據的可靠采集、高速穩定傳輸和顯示處理。

電力電子;數據采集;USB3.0;FPGA;雙端口RAM;LAB view;逆變電路

隨著科學技術的發展,電力電子裝置作為非線性負載運行在電網中,產生了大量的無功和諧波,由于供電系統和輸電線路具有隨頻率而變化的阻抗,各次諧波電流流過電網時會產生相應的電壓降,疊加在供電電壓上,從而造成電網電壓波形畸變,對其安全運行帶來了極大的危害。對電網中的諧波進行檢測、分析,可為諧波的整治提供依據,具有重要意義[1]。

先前的數據采集系統多為基于PCI[2]總線的,價格十分昂貴,體積較大,分量較重,使用十分不便,此外USB2.0總線成本低廉、即插即用,但其受限于理論最高480 Mbit/s的傳輸速度,無法滿足更高速傳輸的要求[3]。而USB3.0繼承了USB2.0的所有優勢,并能實現超高速傳輸,能夠向下兼容 USB2.0,并且提供了更好的電源、功率管理、固件程序開發,使得數據處理效率更高[4-5]。將USB3.0應用于數據采集系統,將在很大程度上提高系統的性能。

故而本文提出了將基于USB3.0的數據采集系統應用于電力電子實時檢測中,系統可擴展性較好,具有較高的性價比,并且能夠滿足電網諧波檢測實時性要求。以三相電壓型橋式逆變電路為例,可實現其負荷特性數據的采集、實時監測、存儲以及后期分析處理等。

1 總體方案

本系統硬件由信號采集、雙端口緩沖、控制邏輯、USB3.0接口4個模塊組成。圖1為系統總體原理框圖,信號采集模塊由前端電壓電流互感器,信號調理與低通濾波,多路模擬開關和AD轉換器組成,通過模擬電子開關的切換可實現對特定模擬通道的采集。由于實現數據多通道高速采集,傳輸的數據量大,為防止數據累加而造成數據丟失,所以需在USB3.0接口部分加入數據緩存器,先前的設計中多采用 DDR2,但其無法實現讀寫操作同時進行,從而增加了實時傳輸的時間延遲,故而本文提出采用一個高速雙端口 RAM 作為USB3.0接口的前端緩存。FPGA作為系統的總體邏輯控制器,選用Altera 公司的低成本Cyclone Ⅲ系列 EP3C16F484,該芯片包含較多的存儲容量,利用IP核可以搭建自己所需要的電路模塊,如雙端口RAM模塊,ROM模塊等。借助FPGA高效的并行處理能力,可使數據的采集和傳輸并發進行。

圖1 系統總體原理框

2 三相電壓型橋式逆變電路原理

圖2為三相電壓型橋式逆變電路原理圖[6]。圖2的電路中一共有6個橋臂,可以看成是用3個單相逆變電路組合而成。這里采用IGBT作為開關器件,每個IGBT與一個反并聯二極管組成一個橋臂。三相電壓型橋式逆變電路的基本工作方式是180°,同一相(即同一半橋)上下兩個橋臂交替導電,各相開始導電的角度一次相差120°。這樣,在任一瞬間,有3個橋臂同時導通。可能是上面兩個臂下面一個臂,也有可能是上面一個臂下面兩個臂同時導通。現以U相為例來說明,對于U相輸出來說,當橋臂1導通時,uUN′=Ud/2;當橋臂4導通時,uUN′=Ud/2。因此,uUN′的波形是幅值為Ud/2的矩形波。V、W兩相的情況與U相類似,uVN′、uWN′的波形形狀與uUN′一樣,只是相位依次差120°,uUN′、uUN′和uWN′的波形圖如圖3(a)、圖3(b)和圖3(c)所示,其中Ud=220 V。

圖2 三相電壓型橋式逆變電路原理圖

負載線電壓uUV、uVW和uWU可由式(1)求出。

(1)

圖3中的(d)是根據式(1)畫出的uUV波形。設負載的中點N與直流電源的假想中點N′之間的電壓為uNN′,故負載各相的相電壓分別為:

(2)

圖3 三相電壓型橋式逆變電路電壓波形圖

把式(2)中的各式相加并整理可求得:

(3)

設負載是三相對稱性負載,則有uUN+uVN+uWN=0,故可得:

(4)

uNN′的波形如圖3中的(e)所示,它也是矩形波,但其頻率為uUN′頻率的3倍,幅值為其1/3,即為Ud/6。圖3中的(f)給出了利用式(2)和式(4)繪出的uUN的波形,uVN、uWN和uUN相同,僅相位依次相差120°。

對電壓uUN展開為傅里葉級數可得:

(5)

式中:n=6k±1,k為自然數。

3 硬件及實現原理

3.1 傳感器模塊

本文采用了高性能CT/PT電流、電壓互感器將電網信號線性變換為±2.5V的交流電壓信號,此外系統還可增加溫度,濕度傳感器來對電力電子系統中的溫度濕度等參數進行監測。互感器采集信號的精度決定了系統的精度等級,因此,對互感器的線性度、線性范圍、相移和和高頻衰減等指標參數都有嚴格的要求。按照諧波檢測系統的要求,互感器的非線性度須小于0.1%;線性范圍須大于系統的輸入范圍,且有20%的裕量;相移須小于5°。

3.2 模擬開關與AD轉換電路

多路模擬開關選用ADG706,其為16:1多路復用器,開關時間40ns,導通電阻為2.5Ω。該器件提供EN輸入作為使能,根據4位二進制地址線A[3:0]所確定的地址,將16路輸入(S1～S16)之一切換至公共輸出端D。為保證系統的精度及功耗,模數轉換器選用AD7482,它是一款12位高速、低功耗逐次逼近型ADC,最高吞吐量可達3Msample/s。

3.3 雙端口RAM電路

雙端口RAM是一種配備兩套獨立的地址、數據和控制線的靜態隨機存儲器,允許兩端獨立的控制器同時訪問該存儲單元,讀寫過程是分段并行的,從而大大提高了讀寫效率[7]。本設計利用FPGA內部豐富的RAM資源以及VHDL語言的可操作性和高靈活性,在FPGA內部構造雙端口RAM,實現數據緩存[8]。圖4為利用QuartusⅡ的IP核構造的雙端口RAM模塊圖,其中雙口RAM的16位寫入數據線的低12位與AD的輸出相連,其16位輸出與FX3的GPIFⅡ接口數據線相連。

圖4 雙端口SRAM模塊圖

圖5 FPGA與FX3接口連接圖

3.4 USB3.0通信接口設計

USB3.0接口協議芯片采用Cypress公司的CYUSB3014。圖5為FPGA與FX3的接口連接圖。本系統將 GPIF Ⅱ(通用可編程接口)配置為16位的同步從FIFO模式,GPIF Ⅱ的16位DQ數據總線與雙端口RAM的16位數據端口相連。FLAGA和FLAGB為 CYUSB3014的狀態標志信號。PCLK與FPGA的CLK相連,用來接收時鐘信號。此外,SLCS為片選,SLWR為寫使能,SLOE為輸出使能,SLRD為讀使能,PKTEND為短包發送信號,均在低電平時被激活,A[1:0]為線程地址選擇信號。外部FPGA控制器通過配置輸入到FX3的控制信號來控制狀態機的操作[9]。

4 系統程序設計

4.1 雙端口RAM控制

雙端口RAM用于從AD轉換電路中讀取采樣數據,并將之依次存放到緩沖器內。首先,啟動采樣時,FPGA向模擬開關發出選通信號,選定模擬開關采樣,通道1模擬量進入,經A/D轉換后變為12位數字量輸入到雙口RAM數據線data上,并在寫時鐘wrclock的上升沿,存入雙口RAM相應地址的存儲單元中。在接收到上位機發送的讀指令后,FPGA使讀使能rden有效,并使讀地址rdaddress在每個讀時鐘周期加1,輸出信號q在每個時鐘上升沿更新,從而將緩沖器中的內容讀出,送往GPIFⅡ接口。圖6為雙端口RAM的功能仿真圖。

圖6 雙端口RAM的功能仿真圖

4.2 USB3.0程序設計

FX3器件有一個內部DMA結構,用來將GPIF Ⅱ接口連接至系統內部存儲器和其他串行外設[10]。從雙端口RAM出來的數據送往GPIFⅡ接口的DMA緩沖區,然后通過USB3.0接口上傳給上位機。套接字是外設硬件模塊和FX3中RAM間的連接點,GPIFⅡ一側的套接字相當于端點[11],GPIF線程用來將外部數據引腳同套接字連接起來。

固件程序中設置DMA通道時,本設計采用自動DMA通道。外部FPGA通過從設備 FIFO對FX3進行突發寫入傳輸,圖7為FPGA邏輯控制GPIF Ⅱ程序波形仿真圖。SLCS在整個過程中保持激活狀態,令A[1:0]=0,GPIF Ⅱ狀態機控制切換到線程0,數據被接入作為生產者的套接字0,當應用程序通過GPIF Ⅱ的 INT引腳向FPGA發送一個高電平脈沖時,寫使能信號SLWR下拉至有效低電平,每當PCLK的上升沿到來時,都會將數據總線上的值寫入到FX3的緩沖器內,當緩沖器狀態滿后,FLAGA反饋信號將被拉低,用來表明其滿狀態。此時FX3 CPU即會接收到一個由GPIF Ⅱ套接字發送的中斷,來通知已填充了DMA 緩沖區,FX3 的CPU可將此信息發給USB套接字。此過程后調用的回調函數清空DMA 緩沖區,FLAGA狀態標志重新變為高電平,然后消費端點將數據上傳給上位機。

圖7 FPGA邏輯控制GPIF Ⅱ波形仿真圖

4.3 上位機數據處理程序設計

通過LAB view編寫上位機軟件,用來實現上位機與USB3.0接口的通信。并在LAB view程序框圖中調用位于信號處理的FFT函數,對三相電壓型橋式逆變電路電壓信號進行傅里葉變換和快速傅里葉變換[12]。圖8為LAB view信號處理程序框圖。

圖8 LAB view信號處理程序框圖

5 系統測試與分析

在完成系統的設計后,對系統進行數據傳輸性能測試。圖9為從USB3.0接口接收到通道1的uUN波形,由圖知波形與圖3實際波形值一致。圖10為uUN的頻譜分析圖, 由圖知波形與式(5)各分量值一

圖9 uUN波形圖

圖10 頻譜分析圖

致,表明數據傳輸正確。此外利用streamer軟件進行測試USB3.0傳輸數據速度,達到了247.0 Mbit/s的超高速度,相比于先前使用的USB2.0接口的速度,有了非常明顯的提高,并且整個傳輸過程沒有錯誤出現。

6 結束語

本文設計的基于USB3.0的多通道數據采集系統可實現對三相電壓型橋式逆變電路電壓與電流的實時檢測,并且模擬通道數很容易供后續擴展,以獲得更多的電網參數,并編寫LAB view上位機程序,對獲取的電力電子電壓電流數據進行顯示和分析。該設計具有一定的實用價值,必將應用在更廣闊的領域。

[1] 李明勇,鄭恩讓,馬令坤. 基于FPGA的電力系統諧波分析儀[J]. 儀表技術與傳感器,2013(2):31-33.

[2] 馬濤,鄭鑫. 基于PCI數據采集卡的高速多通道數據采集系統[J]. 電子技術應用,2015(2):75-77.

[3] 岳孝忠,裴東興,王健,等. 基于USB3.0接口高速數據采集系統的設計[J]. 電子器件,2015,38(1):140-143.

[4] Hewlett-Packard Company,Intel Corporation,Microsoft Corporation,et al. Universal Serial Bus 3.0 Specification[R]. USA:Alan Berkema,2011:45-57.

[5] 索曉杰,翟正軍,姜紅梅. USB3.0協議分析與框架設計[J]. 計算機測量與控制,2012(8):2233-2235.

[6] 王兆安,黃俊. 電力電子技術[M]. 北京:機械工業出版社,2000:132-146.

[7] 張國輝,李勇平.基于雙端口RAM的IMS中數據傳輸機制的設計[J]. 核電子學與探測技術,2010,30(12):1645-1648.

[8] 張凱華,任勇峰,賈興中. 基于FPGA的高速數據存儲系統優化設計[J]. 電子技術應用,2014(9):37-40.

[9] Cypress Semiconductor. EZ-USB FX3 Technical Reference Manual[S]. USA:San Jose,2011:125-170.

[10] Cypress Semiconductor. FX3 Programmers Manual[S]. USA:San Jose,2011:39-49.

[11] 楊少博,裴東興,岳孝忠. 高速數據采集系統中USB3.0數據傳輸接口設計[J]. 電子器件,2015,28(4):912-916.

[12] 尚秋峰,康丹,李青,等. 基于單節點重構改進小波包的電力系統諧波分析算法[J]. 電力系統保護與控制,2011,39(3):74-77.

The Application of Data Acquisition System Based on USB3.0 in Power Electronics

SONGZhongzhe1,2,PEIDongxing1,2*,LIANGYanbin1,2,LIZubo1,2,LIAijia1,2

(1.National Key Laboratory for Electronic Measurement Technology,North University of China,Taiyuan 030051,China;2.Key Laboratory of Instrumentation Science and Dynamic Measurement,Ministry of Education,North University of China,Taiyuan 030051,China)

In view of a large number of harmonics in power electronic device,and the requirements of high precision,fast speed,more channels in current data acquisition system,the multi-channel data acquisition system based on USB 3.0 was designed and applied in power electronic system. The multi-channel analog multiplexers and analog to digital converter was under the control of Field Programmable Gate Array(FPGA),the acquisition can be achieved. The dual port RAM was designed to store A/D converter’s output data,and can be as the front-end buffer of the USB3.0 interface,and the LABview data display and processing program was written. System analysis results show that the system can achieve reliable data acquisition,high speed transmission,display and process of the voltage signals in inverter circuit.

power electronic;data acquisition;USB3.0;FPGA;dual port RAM;LAB view;inverter circuit

2016-04-25 修改日期:2016-05-29

TP334.7;TP274.2;TM464

A

1005-9490(2017)03-0708-05

C:7210

10.3969/j.issn.1005-9490.2017.03.038