基于EDA技術的八位全減器

趙靜青海師范大學物理與電子信息工程學院

基于EDA技術的八位全減器

趙靜
青海師范大學物理與電子信息工程學院

EDA（Electronic Design Automation）代表了當今電子設計技巧的最新發展方向，利用EDA工具，電子設計師可以從概念、算法、協議等開端設計電子系統，大批工作可以通過計算機完成，并可以將電子產品從電路設計、性能分析到設計出IC版圖或PCB版圖的全部過程在計算機上主動處理完成。如今，使用EDA技術可以使當今許多數字電路設計以相對傳統方式更方便高效的方式進行。本文通過EDA技術設計一個八位全減器，充分體現了EDA技術的優勢。

EDA；VHDL；八位全減器

1.EDA技術概述

EDA是電子設計自動化（Electronic Design Automation）的縮寫，EDA技術是現代電子工程領域的一門新技術，它提供了基于計算機和信息技術的電路系統設計方法。EDA技術的發展和推廣應用極大地推動了電子工業的發展。隨著EDA技術的發展，硬件電子電路的設計幾乎全部可以依靠計算機來完成，這樣就大大縮短了硬件電子電路設計的周期，從而使制造商可以迅速開發出品種多、批量小的產品，以滿足市場的需求。設計者在EDA軟件平臺上，用原理圖繪制工具或硬件描述語言完成設計文件，也可以兩者并用，然后由計算機自動地完成邏輯編譯、化簡、分割、綜合、優化、布局、布線和仿真，直至對于特定目標芯片的適配編譯、邏輯映射和編程下載等工作。

圖1 一位全減器原理圖

圖2 八位全減器原理圖

圖3 仿真結果

2.基于EDA技術八位全減器設計思路

該八位全減器設計思路為使用EDA軟件，以VHDL描述制作一位半減器，然后通過元件打包的方式制作一位全減器，進一步組裝為八位全減器。這種設計思路原理容易理解，分層設計的方式也很好體現了EDA技術的優勢。

3.原理描述

3.1 一位半減器VHDL描述：

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;--庫函數調用

ENTITY h_subtractor IS--實體描述

PORT（a,b：IN STD_LOGIC;

sub,bor：OUT STD_LOGIC）;--端口定義

END;

ARCHITECTURE behave OF h_subtractor IS--結構體描述

BEGIN

PROCESS（a,b）--進程描述

BEGIN

sub＜=a XOR b;bor＜=（NOT a）AND b;--仿照邏輯電路全減器的半減器描述

END PROCESS;

END behave;

3.2 一位全減器原理圖描述：（見圖1）。

八位全減器原理圖描述：（見圖2）。

仿真結果：（見圖3）。

4.總結

通過EDA技術設計八位全減器，我們可以看出，使用EDA技術進行數字電路設計，具有快捷、方便、靈活等特征。雖然IP核等EDA先進技術在本次設計中并沒有體現，但即使在較為基本的數字電路設計，EDA技術仍不失為一種易學易用的選擇。

[1]王振紅.VHDL數子電路設計與應用實踐教程.北京：機械工業出版社，2003

[2]齊洪喜，陸穎.VHDL電路設計實用教程.北京：清華大學出版社，2004

[3]潘松，黃繼業，潘明.EDA技術實用教程-----Verilog HDL版（第4版）.北京：科學出版社，2010

[4]黃正謹，徐堅等.CPLD系統設計技術入門.北京：電子工業出版社，2002.

趙靜（1994-），女，漢族，河南南陽人，2014屆本科生，研究方向：EDA。