一種新型雙頻段可變增益低噪聲放大器

陳迪平+蔣廣成+馬俊

摘 要：采用SMIC 0.13 μm RF CMOS工藝，設計了一款新型的雙頻段可變增益低噪聲放大器（DBVG-LNA），應用于GSM900/DCS1800雙頻網絡通訊系統中.分別采用多諧振網絡和開關諧振網絡完成輸入輸出雙頻段阻抗匹配，采用共柵旁路管和開關切換電阻完成4擋可調增益，有效地解決變頻段和變增益兼容難的問題.另外，采用共源共柵差分對結構獲取高隔離度和低二次諧波失真.1.2 V電源電壓，版圖面積為0.43 μm ×0.65 μm.仿真結果表明，在GSM900頻段電壓增益20.6～12.7 dB 4擋可調，NF：1.45～2.05 dB；在DCS1800頻段電壓增益19.3～11.2 dB 4擋可調，NF：1.36～2.55 dB；S11均小于-17 dB.

關鍵詞：低噪聲放大器；雙頻段；可變增益；阻抗匹配

中圖分類號：TN402 文獻標志碼：A

New Dual-band Variable Gain Low Noise Amplifier CHEN Diping，JIANG Guangcheng，MA Jun

（School of Physics and Electronics， Hunan University， Changsha 410082， China）

Abstract：This paper proposed a dual-band variable gain low noise amplifier （DBVG-LNA） by using SMIC 0.13 μm RF CMOS process. The DBVG-LNA can be used in GSM900/DCS1800 dual-band wireless networking communication system. The multi-resonance network and switching resonant network are used respectively to achieve the input and output dual-band impedance matching. The common gate bypass transistor and switching resistance are used to obtain four variable gains， effectively solving the problem where the variable band and variable gain are incompatible. In addition， a cascode differential topology was used to get a high isolation and a low second harmonic distortion. With a supply power of 1.2 V， the layout area of the circuit is 0.43 μm×0.65 μm. The simulation results show that when the voltage gain range is 20.6～12.7 dB， NF is 1.45～2.05 dB in GSM900 band， while when the voltage gain range is 19.3～11.2 dB， NF is 1.36～2.55 dB in DCS1800 band. Moreover， both S11 are below -17 dB.

Key words： low noise amplifier； dual-band； variable gain； impedance matching

隨著移動互聯時代的到來，無線通訊產品支持多種通信標準成為迫切需求[1]，兼容多頻段的射頻前端成為了目前熱門的研究對象.除此之外，為了擴展系統動態范圍，要求射頻前端增益可配置.低噪聲放大器常作為接收鏈路的第一級，其增益、線性度及噪聲系數等指標直接影響接收前端的整體性能.近年來，在多標準接收機設計中，完成一款頻帶和增益同時可配置的低噪聲放大器顯得尤為重要.

有很多種實現雙頻段的方法，文獻[2]采用三階切比雪夫帶通濾波器實現寬帶輸入阻抗匹配，但引入寬頻段的噪聲對后級鏡像抑制提出更高要求.文獻[3]采用工作在不同頻段的低噪聲放大器并聯結構，面積和功耗都因此增加一倍.文獻[4]論述了開關切換電感，調整諧振頻率的方法，但阻抗匹配程度受限于片內電感的Q值[5].同樣也可以通過改變輸入管跨導、輸出負載以及增加旁路管或衰減通路等多種方法改變增益，文獻[6]調整偏置電壓實現增益可調，但不支持多頻段.文獻[4，7]雖然支持多頻段，但不能提供多擋增益且均采用單端輸入單端輸出結構，二次諧波抑制較差.文獻[1，8]在片內實現單端轉差分，但片內有源巴倫對工藝依賴性強，存在一定程度的增益和相位誤差，并針對不同的調制模式有不同程度的影響.

本文設計了一款應用于GSM900/DCS1800系統的差分低噪聲放大器，輸入采用片外無源阻抗匹配網絡[9-10]，輸出采用開關電容和抽頭電感構成的并聯諧振網絡，獲得較好的雙頻段阻抗匹配.低噪放核心電路采用帶源級退化電感的共源共柵差分對，獲得較高的二階交調截止點.利用共柵旁路管和MOS開關電阻組合的形式，在幾乎不影響輸入輸出阻抗匹配的前提下，完成四擋增益可調.結果表明，在不同頻段不同增益的情況下，輸入輸出阻抗匹配、噪聲性能符合預期要求.

1 LNA指標分析及設計

全差分低噪聲放大器的整體電路如圖1所示.D1～D4為二極管組成的ESD防護電路，為了節省面積，LS，LOUT均采用抽頭式電感，電路可分為以下5部分.輸入阻抗匹配：LA，LB，LC，CA構成片外雙頻段阻抗匹配網絡；CX，Cgs，CPAD，M1，Ls及ESD防護電路構成片內雙頻段阻抗匹配網絡.跨導級：M1，M2，M3，M4及Ls構成的共源共柵差分對，抑制共模信號、襯底電源噪聲的同時，減小二階交調失真.輸出阻抗匹配：輸出采用RLC并聯結構，在相應頻段獲得較高增益的同時，濾掉帶外干擾信號.增益控制：M5，M6構成旁路管，M7，M8為MOS開關電阻，M9，M10為增益可調輔助管，分別由S1～S3控制.

1.1 噪聲系數

共源共柵噪聲模型如圖2所示.由于柵感應噪聲模型還未完善[11]，且“1/f”噪聲在高頻處被噪聲基底淹沒，本文分析中只考慮無源器件電阻熱噪聲、柵極電阻熱噪聲及溝道熱噪聲，分別為：

片外無源器件近似等效為圖2矩形虛線框模型，Zin1是低噪放單端輸入電阻；Rg1，Rg2分別為M1，M2的柵極寄生電阻；L′g為片外匹配網絡等效電感；CL為負載電容.源級退化電感可提供一個沒有噪聲貢獻的實阻抗，Cx的引入提供一個新的自由度，方便其他元件值的選取，但是該等效輸入管的截止頻率下降，進而引起增益下降.忽略溝道調制效應，輸入阻抗推導如下：

從式（4）可知，電感的寄生電阻對實阻抗有一定貢獻，而退化電感寄生電阻的存在讓諧振點往高頻偏移.本設計采用1∶1的巴倫，理想情況下，兩路差分輸入阻抗虛部為0且實部為25 Ω，輸入界面無反射，功率傳輸最大.輸入回路可以等效為RLC串聯諧振，忽略寄生電阻可得

低頻時等效跨導約為-gm2/（1+2gm2ron1），隨著頻率上升，gm2增加，共柵管對噪聲的貢獻增加.

其中ω0為諧振頻率，RLg'為片外匹配網絡等效寄生電阻，RLs為源級電感寄生電阻.RL，total為等效輸出負載約為RL∥ω2L2OUTRLOUT.

從式（7）可知，為減小噪聲因子，需提高晶體管截止頻率，減小輸入匹配電路和柵極寄生電阻.為減小高頻時共柵管噪聲貢獻，需減小共源管漏極寄生電容CD.本設計中，M1，M3采用最小溝道長度晶體管，保證輸入匹配的前提下，盡量減小CX電容，以此增加ωT.片外采用高Q值電感，輸入管采用多指結構版圖，進一步減小噪聲系數.以上分析針對LNA工作于DCS1800頻段且最大增益情況下，當切換增益和切換頻帶時，增加的MOS管會進一步惡化噪聲性能.

1.2 雙頻段

圖1中，當BS為0電平時，M11，M12關閉，C1，Rl，Lout諧振在DCS1800頻段；反之，M11，M12開啟，C1‖C2，Rl，Lout諧振于GSM900頻段.LNA輸入匹配電路及阻抗隨頻率變化曲線如圖3所示，其中右邊虛線代表M模塊的阻抗，實線代表AB兩端輸入阻抗.由式（5）可知，為了消除輸入阻抗中的虛部，在高頻段需要一個較小的電感，在低頻段需要一個較大的電感.本文選易實現的雙頻段輸入匹配方案：首先預設CA，LC初始值，使兩者在ω2串聯諧振；然后先并聯一個電感LB，再串聯一電感LA，接入電路使得輸入阻抗匹配網絡在ω2處諧振；然后調整LB的值，使M模塊在ω1提供一個感抗，使得輸入阻抗匹配網絡在ω1，ω2處同時處于諧振狀態；最后重復以上步驟，對其電容電感進行微調，使得輸入匹配電路在GSM900及DCS1800均處于較優諧振.

圖4（a）為LNA輸出匹配電路，同等驅動能力下，選用NMOS型開關管較PMOS貢獻更小的寄生電容.當工作于GSM900頻段，開關管開啟時，導通電阻ron11與C2串聯，等效并聯電阻為RP=1/（ω·C2）2ron11，該電阻與RL并聯，設考慮導通電阻時的增益為AV，忽略導通電阻時的增益為AV′，推導如下：

假定開關管導通電阻為1 Ω，C2=18 pH，Q（LOUT）=15，fLow=915 MHz，相對不考慮導通電阻時，增益約下降7.28 dB.為了減小增益的衰減，應選用寬長比大的開關管，以此減小導通電阻.當工作于DCS1800頻段，開關管關閉，假定Cp≈0.1×C1，則由于Cp的存在，輸出匹配網絡諧振點往低頻方向偏移10%.為了減小該項分量引起輸出諧振點的偏移，首先在設計電路初應預留可容忍的偏移裕度，其次應選用較小尺寸的開關管.折中考慮大尺寸開關管將引起高頻段諧振點的偏移及小尺寸開關管將引起增益的衰減，本文首先單獨仿真開關管，最終確定M11，M12尺寸為（400/0.13） μm.

1.3 可變增益

圖4（b）給出增益可調的半邊電路，S1開啟時M5將流過一部分信號電流，當M2和M5尺寸相同時，電壓增益約下降一倍.當S2或S3開啟時，其導通電阻與RL并聯.假定導通電阻等于RL，電壓增益下降6 dB.

M5開啟時有：Z′in2≈1/g′m2+1/g′m5<1/gm2，M1的柵漏增益減小，密勒電容折合到輸入端的電容減小，因此S11往高頻偏移；因為M5遠離輸出諧振電路，所以對輸出影響較小.M7的寄生電容直接影響輸出諧振點，并往低頻偏移；而cascade結構的反向隔離度較好，其對S11的影響較小.綜合考慮兩者的優缺點，本文采用M5粗調增益M7微調增益結合的結構，在輸入輸出阻抗匹配頻率偏移允許的范圍內，在兩個頻段下完成4擋可調增益.

M5與共柵管M2類似，在導通時，其溝道熱噪聲及柵極電阻熱噪聲對噪聲系數有一定貢獻.而M7導通時，線性區溝道熱噪聲也會增加噪聲系數.因此最低增益擋位，噪聲性能最差.

2 LNA優化及版圖實現

2.1 電路優化

M7開啟時的寄生電容對應的阻抗隨著頻率的增加而減小，所以在GSM900頻段，M7開關引起的增益差小于DCS1800頻段.如圖1所示，為了使得雙頻段對應的相鄰擋位增益差相差不大，引入增益輔助管M9，M10.高頻段不開啟，低頻段工作狀態和M7一致，即S3=BS+S2.

噪聲優化分為電路結構優化和版圖優化.首先在功率約束下進行噪聲優化，來選定輸入管的寬度.其次，由公式（5）可知，噪聲主要由輸入管柵感應噪聲（第2項）和輸入管溝道熱噪聲（第3項）構成.本設計將低噪放有源部分生成S參數，加入ADS中進行阻抗匹配設計，使用調諧軟件進一步優化噪聲性能.單芯片中射頻端口采用射頻二極管做ESD防護，二極管和焊盤大概貢獻300 fF的寄生電容.除此之外，頻段切換開關、增益切換開關也會引入一定的寄生電容，所以輸入輸出諧振點都會因此而產生頻率偏移.在設計之初，負載電容減小相應的值，并留有一定的裕度，以保證輸入輸出諧振點在一定的范圍.本設計中輸出端采用2.4 nH的抽頭電感，高頻段Cl=2.8 pF，低頻段Cl=17.9 pF的電容.

2.2 芯片實現

圖5給出DBVG-LNA芯片整體版圖，版圖面積為0.43 μm×0.65 μm.版圖分為LNA_core、數字控制、LDO、Bias以及ESD 5部分.

整體版圖采用中心對稱結構，器件之間采用局部匹配，保證較好的諧波抑制的同時，減小輸出與輸入的反向傳輸，避免系統振蕩.采用緊湊布局設計開關管，減小寄生電容.加寬走線，減小開關管導通電阻，進而避免增益的損失.采用高層金屬走射頻信號線，減小射頻信號與襯底間的耦合，采用帶有隔離環的射頻MOS管，并在LNA_core電路周圍加入保護環，以此隔離模塊與襯底及模塊與模塊之間的干擾，提高噪聲性能.

3 LNA仿真結果及分析

本設計采用帶封裝參數的TDK電感電容完成阻抗匹配，在ADS中仿真并導出S參數，最終在Cadence中聯合仿真驗證，結果如圖6所示.

當BS為高電平時，DBVG-LNA工作在GSM900頻段，當“S1S2S3”分別為“011”，“000”，“111”，“100”時，電壓增益分別為20.6 dB，17.8 dB，15.1 dB，12.7 dB；NF分別為1.45 dB，1.49 dB，1.95 dB，2.05 dB；S11分別為-18.8 dB，-20.3 dB，-25.2 dB，-24.4 dB.當BS為低電平時，DBVG-LNA工作在DCS1800頻段，當“S1S2S3”分別為“011”，“000”，“111”， “100”時，電壓增益分別為19.3 dB，16.5 dB，13.5 dB，11.2 dB；NF分別為1.36 dB，1.44 dB，2.4 dB，2.55 dB；S11分別為-17 dB，-18 dB，-22.5 dB，-22.8 dB.因為DBVG-LNA后接MIXER，S22不是關鍵指標，但單獨測試DBVG-LNA時，需要匹配到50 Ω，該芯片測試電路，S22均小于-15 dB.

現有變頻段變增益低噪聲放大器與本設計性能參數比較如表1所示.相對文獻[2]采用的寬帶結構，本文提出的低噪放輸入匹配、噪聲性能及功耗均占優；文獻[4]采用窄帶結構，不支持多擋增益.文獻[12]提出的低噪放增益可調且支持兩個頻段，輸入匹配較好.但噪聲性能較差，功耗約為本文的2倍，版圖面積約為本文的5倍.

4 結 論

本文在對現有多頻段可變增益低噪聲放大器的分析與總結的基礎上，針對變增益與變頻段兼容問題，提出了一款新型雙頻段增益可調低噪聲放大器.通過增加旁路管和可變負載調節增益，通過片外多諧振網絡和切換負載電容完成輸入輸出雙頻段匹配.該低噪放在GSM900頻段電壓增20.6～12.7 dB 4擋可調，噪聲系1.45～2.05 dB，輸入反射系數小于-18 dB；在DCS1800頻段電壓增19.3～11.2 dB 4擋可調，噪聲系數1.36～2.55 dB，輸入反射系數小于-17 dB，版圖面積僅為0.43 μm×0.65 μm.結果表明，該低噪聲放大器能夠滿足多標準可配置接收機要求.

參考文獻

[1] KYOOHYUN Lim， SUNKI Min， SANGHOON Lee， et al. A 2x2 mimo tri-band dual-mode direct-conversion cmos transceiver for worldwide wimax/wlan applications[J]. Journal of Solid-State Circuits：IEEE Solid-State Circuits Society， 2011，46（7）：1648-1658.

[2] LI Songting， LI Jiancheng， WANG Jinzhen， et al. Design of 900 ～2 250 MHz broad-band differential LNA with variable gain [C]// 2010 International Conference on Computer Application and System Modeling （ICCASM 2010）. Taiyuan， 2010：581-587.

[3] ZHANG Pengfei，DER L， GUO Dawei， et al. A single-chip dual-band directconversion IEEE 802.11a/b/g WLAN transceiver in 0.18 μm CMOS[J]. Journal of Solid-State Circuits：IEEE Solid-State Circuits Society， 2005，40（9）：1932-1939.

[4] YOO S S，YOO H J. A compact reconfigurable LNA for single path multistandard receiver [C]// Electron Devices and Solid-State Circuits， IEEE Conference on.Tainan， 2007：461-464.

[5] 曾健平，戴志偉，楊浩，等.一種具有0.5dB噪聲系數的450～470MHz單片集成LNA[J].湖南大學學報：自然科學版，2014，41（2）：91-94.

ZENG Jianping， DAI Zhiwei， YANG Hao， et al. A monolithic 450 ～ 470 MHz LNA of 0.5dB noise figure[J]. Journal of Hunan University： Natural Sciences， 2014，41（2）：91-94.（In Chinese）

[6] ALAM S K，DEGROAT J. A 2 GHz variable gain low noise amplifier in 0.18-/spl mu/m CMOS [C]// 48th Midwest Symposium on Circuits and Systems，2005. Covington， KY， 2005：623-626.

[7] WU Changching， YEN Albert， CHENG Yu， et al. A switched gain low noise amplifier for ultrawideband wireless applications [C]// 2007 IEEE Radio and Wireless Symposium. Long Beach，CA， 2007：193-196.

[8] AZEVEDO F，FORTES F J.Caldinhas Vaz and M.J.Rosario. A dual-band 1.7V CMOS variable gain low noise amplifier [C]// Design & Technology of Integrated Systems in NanoscaleEra， International Conference on. Rabat， 2007：204-207.

[9] SILVA F G S，LIMA R N de，NASCIMENTO S M， et al. A design methodology for concurrent impedance matching networks based on multiresonant circuits [C]// New Circuits and Systems Conference， 2011 IEEE 9th International. Bordeaux， 2011：386-389.

[10]SILVA F G S，LIMA R N de，FREIRE R C S. A 433/915 MHz class AB discrete power amplifier based on multiresonant circuits[C]// Integrated Circuits and Systems Design， 2013 26th Symposium on. Curitiba， 2013：1-6.

[11]DER ZIEL A V. Thermal noise in field effect transistors[J]. Journal of Solid-State Circuits， 1962，50（8）：1808-1812.

[12]SUNG G M，ZHANG X J. A 2.4 GHz/5.25 GHz CMOS variable gain low noise amplifier using gate voltage adjustment [C]// 2013 IEEE 5-6th International Midwest Symposium on Circuits and Systems. Columbus，OH， 2013：776-779.