Δ-ΣADC在旋變解碼與電流采樣中的應用

鐘再敏,陳振挺

(同濟大學,上海201804)

0 引 言

從20世紀80年代開始,Δ-Σ型模數轉換器(以下簡稱ADC)在通訊領域以及高保真音響中已經得到了廣泛應用,它已成為高精度ADC設計的一種切實可行的解決方案。如今,這類ADC也被應用在了動力電子和電驅動控制系統中。

Δ-ΣADC的基本原理是過采樣和頻譜整形。如圖1所示,整個Δ-ΣADC由抗混疊濾波器、調制器和降采樣數字濾波器組成[1]。調制器是數模轉換器的關鍵,它以遠超過信號奈奎斯特頻率的速率實現量化功能,同時通過誤差反饋進行頻譜整形,將量化噪聲從低頻推向高頻。高階調制器一般采用MASH(multi-stage noise shaping)結構,其中每一級的結構都是穩定的1階或2階結構[2]。

圖1 Δ-ΣADC結構示意圖

降采樣數字濾波器的作用是把頻帶外的噪聲濾除。降采樣數字濾波器需要具有平坦的信號通帶、陡峭的轉換帶以及足夠衰減能力的截止帶,一般分為兩級[3]。第一級大多采用結構簡單的級聯型梳狀濾波器(以下簡稱CIC),將采樣頻率降至奈奎斯特頻率的2～4倍。第二級采用有限沖擊響應濾波器(以下簡稱FIR),將輸出頻率降到奈奎斯特頻率。

旋轉變壓器(以下簡稱旋變)作為車用永磁同步電機主要使用的角度傳感器,目前大多數解調方案仍采用軸角變換芯片[4]。本文的旋變軟件解碼方式,能夠省去昂貴的解碼芯片,具有較高的解碼精度,在汽車行業具有較好的應用前景。同時,將ΔΣADC應用在電機電流/位置同步采樣之中,也具有較高的可行性。

1 Δ-ΣADC在旋變解碼中的應用

旋變是一種電磁式傳感器,用來測量旋轉物體的轉軸角位移和角速度。對于可變磁阻式旋變而言,初級繞組和次級繞組均位于定子上,兩個定子繞組機械錯位90°,轉子的特殊設計使得次級耦合出的電壓隨著角位置變化而發生正弦變化。激勵信號與返回正余弦信號如圖2所示[5-6]。旋變輸出電壓(S3-S1,S2-S4)的計算公式如下:US3-S1=E0sin(ωt)·sinθ US2-S4=E0sin(ωt)·cosθ式中:θ為軸角,ω為激勵角頻率,E0為激勵幅度。

圖2 旋變激勵信號與正余弦返回信號

1.1 DSADC模塊配置

英飛凌新一代Tricore架構的TC275芯片是一款專用于車用電機控制的微處理器,芯片的SPB總線上帶有一個DSADC(Δ-ΣADC)模塊。這個模塊含有六路并行的Δ-ΣADC通道,通道上都有專門用于旋變解碼的整流器和積分器環節。它在旋變解碼中的應用如圖3所示。完成旋變解碼需要芯片外硬件電路、兩路DSADC模塊硬件電路配置以及軟件算法的相互配合,所以將這種解碼方式可稱之為旋變軟件解碼。

激勵信號由DSADC模塊內部的載波生成器生成,整流器與其互通,獲取信號翻轉時刻。從芯片中發出的數字PWM波,經過激勵電路形成比較完美的激勵正弦波。而返回緩沖電路將差分正/余弦信號的電壓調整到芯片允許的范圍內。

圖3 DSADC模塊在旋變解碼中的應用

以差分正弦信號為例,進入DSADC模塊后首先經過一個運算放大器,將差分信號做差,并放大兩倍。然后,MASH1-1-1調制器將其調制為數字信號,后通過濾波器鏈濾波。濾波器鏈中的CIC的降采樣率為16,級聯階數為3;兩級FIR濾波器的參數固定和降采樣率為2。整流器根據激勵信號的相位對返回信號進行翻轉,便于信號進行積分[7]。

積分后的正/余弦值就是軟件算法的輸入,該值并不在[-1,1]范圍內,而是倍乘了一個系數,該系數與激勵信號幅值、旋變變比、運放增益、濾波器階數等都有直接關聯。

1.2 旋變軟件解碼仿真

我們在Simulink中完成了旋變軟件解碼的信號離線仿真,仿真采用定步長,步長為1.25×10-8s(即頻率為80 MHz),求解器為ode4,總體仿真結構圖如圖4所示。

圖4 旋變軟件解碼Simulink仿真

Simulink仿真中各模塊的構造與配置與現實情況基本一致,軟件算法嘗試了反正切函數與相角觀測器。

如圖5所示,仿真中分別對CIC,FIR0和FIR1的幅頻特性進行了分析。CIC和FIR0提供了衰減能力較好的截止帶,而 FIR1能提供平坦的通帶和陡峭的轉換帶。

圖6(a)、圖6(b)分別展示了整流器和積分器的特性。其中,整流器能夠按照規定的相位對信號進行翻轉;積分器能提取輸入信號包絡線,角度正余弦量的最終輸出頻率為9.765 625 kHz(周期為102.4 μs)。

圖5 主濾波器鏈濾波特性

圖6 整流器和積分器的輸出

1.3 相角觀測器

利用反正切函數可以簡單獲取旋變角度,但是這種方法有抗噪性差、靜態波動大、無法產生轉速值等缺點。

如圖7所示,反正切函數獲取的角度值與較真實角度有相位延遲。

圖7 用反正切函數獲得角度值后取其正弦量

相位延遲分為兩類,第一類別是濾波器群延遲(Group Delay)造成的相位滯后,這種延遲是FIR型濾波器造成的,時間延遲固定,在濾波器設計階段就能確定。第二類是微處理器外圍設備寄存器等待主核讀取所花費的時間,它在仿真中并不體現,通常通過時間差(Time Stamp)的方式來補償。延遲的總相位可以按以下公式來補償:

旋變軟件解碼中每個環節造成的群延遲如表1所示。

表1 降采樣濾波器中各模塊的群延遲時間

相角觀測器實際就是將數字鎖相環的原理運用在角度觀測中。一個二階相角觀測器如圖8所示,各濾波器造成的群延遲在這里進行補償。

圖8 二階相角觀測器原理圖

2 Δ-ΣADC在電流/位置同步采樣中的應用

電流采樣與旋變解碼在電機磁場定向控制(以下簡稱FOC)中十分重要,并且二者是相互關聯的,必須保持電流值與旋變角度值是在同一時刻產生的,才能進行坐標變換。傳統ADC電流采樣與旋變硬件解碼是通過同步PWM觸發的機制來保障同步采樣的。而基于Δ-ΣADC的電流/位置同步采樣意味著,在電機控制中電流采樣與旋變位置解碼都采用Δ-ΣADC原理。采用這種模式有以下幾個特點:

1)電流采樣電路不需要抗混疊濾波器;

2)電流采樣精度可以達到13 bit或更高;

3)電流采樣和旋變軟件解碼有各自的群延遲,若二者接近,可縮小延遲補償范圍。

2.1 DSADC模塊配置與電流采樣仿真

調制器的工作頻率升至20 MHz,CIC降采樣率升至64,整流與積分環節被旁路,其余與旋變解碼的配置相似。另外,當時間差生成之后會申請中斷,開始執行FOC程序。

最終電流采樣的輸出頻率是78.125 Hz(周期為12.8 μs),而總群延遲為 107.55 μs。 而旋變軟件解碼的總群延遲為105.5μs,二者非常接近。也就是說,拋開時間差的問題,兩者的理論采樣時間幾乎一致,將相角觀測器補償的群延遲從105.5μs降到了-2.05 μs。

仿真中Δ-Σ調制器的負端接地,調制器和降采樣濾波器按照設計參數進行搭建。如圖9所示,延遲了107.55μs的正弦信號幅值為200 A,頻率為300 Hz,它與Δ-ΣADC的采樣結果幾乎重合。

圖9 基于Δ-ΣADC電流采樣仿真結果

2.2 同步方案

同步方案的信號關系如圖10所示,旋變軟件解碼的輸出周期為102.4μs,電流采樣的輸出周期為12.8μs,FOC的觸發周期為100μs。信號 Dsadc-Trigger的上升沿同時鎖存電流采樣和旋變解碼的結果值,但是需要將旋變角度值同步到實際電流采樣點上。

圖10 Δ-ΣADC電流/位置同步采樣信號圖

圖10 中的空心箭頭表征了實際電流采樣點和旋變位置采樣點,時間差1為補償時間,其公式:

T1=GDPos-GDi+TSPos-TSi(4)

式中:T1為補償時間;GD代表群延遲,TS代表時間差。圖10中的變量代表的具體時間長度如表2所示。

表2 圖10中各變量的意義

經計算,在這種模式下旋變軟解碼需要補償的時間延遲為[-14.85μs,100.35μs]。而在 Δ-Σ ADC僅用作旋變軟件解碼的情況下,補償時間為[105.5 μs,207.9 μs]。

從結果顯而易見,軟件解碼相角觀測器補償的最大延遲時間下降了107.55μs,即電流采樣的群延遲。

3 實驗結果與分析

在完成仿真驗證及電機控制板制作后,對電機控制板做了硬件在環(以下簡稱HiL)測試。

如圖11所示,在HiL平臺上模擬了永磁同步電機、旋變、光電編碼器和逆變器等部件。其中電機參數以一款真實電機為樣本,電機極對數與旋變極對數均為3。

圖11 HiL測試平臺架構框圖

在控制板處,我們有3種不同的方式來獲取旋變位置,分別是采用解碼芯片AD2S1200的硬件解碼、采用光電編碼器的增量式編碼和采用Δ-ΣADC原理的旋變軟件解碼,其中最后一種是待驗證的算法。這里增加一路光電編碼器是因為HiL平臺無法同時給出兩路旋變信號。

3.1 旋變軟件解碼HiL測試結果

驗證的思路是首先對比硬件解碼和增量式編碼,保證后者的正確性,沒有固定時間的延遲。經驗證,這兩種算法在不同轉速下都能獲得一致的旋變位置,電角度偏差在全轉速范圍內偏差為±0.26°電角度。

然后再對比增量式編碼和旋變軟件解碼,由于無法用較高的速率觀察DSADC模塊內部信號,只能通過CAN觀測積分器輸出的最終結果。如圖12所示,正余弦量的正余弦度較好。

圖12 DSADC模塊輸出的正余弦值(50 r/min)

旋變軟件解碼驗證結果如圖13所示。通過HiL測試可以發現,無論硬件解碼、增量式編碼和旋變軟件解碼都能較好地獲取旋變位置及電機轉速。若以增量式編碼為基準,旋變軟件解碼能夠用算法修正的方式克服相位延遲的問題,并在全轉速范圍內能夠將最大偏差限制在±0.7°(電角度)內,且急加速急減速的情況依然能夠較好適應。

圖13 光電編碼器與旋變軟件解碼的電角度偏差

3.2 電流/位置同步采樣HiL測試結果

在HiL平臺中設定一個穩定的d,q軸電流(id=-100 A,iq=200 A)以及一個穩定的轉速(5 000 r/min),通過Δ-ΣADC電流/位置同步采樣計算得到的d,q軸電流如圖14(a)所示。可以看到,Δ-Σ ADC具有采集三相電流的能力,在不同轉速的情況下,計算得到的d,q軸電流在給定的范圍附近。

如圖14(b)所示,將電機控制在5 000 r/min,80 N(id=-235 A,iq=305 A)的工況下。三相電流幅值和相位穩定,反饋回來的d,q軸電流波動較小。

圖14 電流/位置同步采樣測試結果

HiL測試的結果表明,基于Δ-ΣADC的電流同步采樣是一種切實可行的方案,該方案的關鍵在于做好電流與旋變位置的同步采樣。雖然該方案本身不能使電流采樣和旋變位置采樣在同一時刻發生,但是通過機理分析,運用補償的機制能將電流與旋變位置在坐標變換前做到數值上的同步。

4 結 語

本文將Δ-ΣADC運用于電機旋變解碼與電流同步采樣中。經硬件在環測試可以證明,旋變軟件解碼具有較高的準確性,全轉速范圍內電角度最大偏差為±0.7°電角度,能夠替代解碼芯片,節省開發成本。電流/位置采樣同步方案使得Δ-ΣADC能夠同時運用于旋變解碼與電流采樣中,該方案具有較高的可行性與較強的應用價值。

[1]PETERSW,SCHULZ B,MATHAPATIS,et al.Regular-sampled currentmeasurement in AC drives usingΔ-Σ modulators[C]//2009 13th European Conference on Power Electronicsand Applications,Barcelona,2009:1-9.

[2]吳笑峰.高精度sigma-delta ADC的研究與設計[D].西安:西安電子科技大學,2009.

[3]周伶俐.Sigma-delta調制器的研究及其在SIMULINK環境下建模[D].武漢:華中科技大學,2007.

[4]李超,楊益群,郝旭耀,等.基于∑-Δ調制原理的高精度旋變旋轉變量解碼系統[J].自動化儀表,2016,37(3):17-22.

[5]KHABURID A.Software-based resolver-to-digital converter for DSP-based drives using an improved angle-tracking observer[J].IEEE Transactions on Instrumentation and Measurement,2012,61(4):922-929.

[6]周長攀,楊貴杰,蘇健勇,等.基于△∑調制原理的全數字軸角變換算法[J].電機與控制學報,2013,17(8):78-84.

[7]劉曉璇.基于Δ-∑ ADC的旋轉變壓器位置解碼算法研究[J].信息通信,2016(1):39-40.