低相噪微波取樣環電路設計

作者/李維亮，中國電子科技集團公司第四十一研究所

低相噪微波取樣環電路設計

作者/李維亮，中國電子科技集團公司第四十一研究所

鎖相環作為一種頻率合成技術已經廣泛應用于本振源設計之中，本文主要介紹基于ADF4106的低相噪微波頻段取樣環設計，通過對引入噪聲機理的分析，采用反饋回路混頻降低信號噪聲的方案，通過印制板電路及試驗結果可得到極低的相位噪聲。

低相噪；鎖相環；混頻技術

引言

隨著頻率合成技術的不斷發展，將鎖相環頻率合成技術和直接數字式頻率合成技術相結合的頻率合成技術，由于兼顧了頻率分辨率、頻率切換時間、雜散、相位噪聲等指標，得到了廣泛的應用。

本文設計方案基于集成DDS芯片和鎖相環芯片ADF4106，使得最終的輸出頻率3GHz的相位噪聲能夠達到<-130dBc/Hz@10kHz。

1.鎖相環原理

鎖相環電路一般由參考輸入頻率源、鑒相器、低通濾波器、壓控振蕩器（VCO）和N分頻器組成，其原理框圖如圖1所示。鎖相環工作原理：當VCO的頻率由于某種原因發生變化時，必然相應地產生相位變化。

這個相位變化與參考輸入頻率源的穩定相位進行比較，使鑒相器輸出一個與相位誤差成比例的誤差電壓，經過低通濾波器后，取出其中緩慢變化的的直流分量。此直流分量用于控制VCO的輸出頻率，將其拉回到穩定值，此時稱環路處于鎖定狀態。

2.鎖相環路噪聲模型

圖2 鎖相環路噪聲模型

鎖相環的整個環路的噪聲模型如圖2所示。其中SREF表示參考輸入信號的相位噪聲的功率譜，SCP表示電荷泵引入噪聲的功率譜，SVCO表示壓控振蕩器引入噪聲的功率譜，SN表示分頻器引入噪聲的功率譜。

假設STOT表示整個環路總的噪聲的功率譜，則有以下關系式，推導過程見參考文獻[1]：

3.低相噪取樣環原理分析

圖3 取樣環原理框圖

由式（1）可得降低相噪的有效方法為降低N的值，故本文方案采用VCO輸出反饋與參考混頻的方法，此時N=1，使得VCO輸出反饋對相位噪聲的影響降到最低，基本上沒有惡化VCO的輸出相位噪聲。

借助ADsimPLL輔助計算軟件，低通濾波器設置為典型的二階濾波器，相位裕度為45度，鑒相頻率50MHz，環路帶寬20kHz，可得到其環路濾波器參數為C1=330pF，R1=432Ω，C2=33nF。

4.試驗結果

按照圖3的原理圖對PCB進行設計，制版完成后對其相噪指標進行測試，使用是德科技E5052B測試可得3GHz頻率的相位噪聲為-131 dBc/Hz@10kHz，滿足指標設定要求。

5.結語

本文通過采用DDS與鎖相環相結合的頻率合成技術，在反饋回路采取混頻方案，使得最終輸出的微波頻段頻率的相位噪聲能夠達到指標<-130dBc/Hz@10kHz(3GHz)。為合成高相噪指標的寬帶本振源提供了良好的取樣環電路。

＊ [1]白居憲.低噪聲頻率合成[M].西安：西安交通大學出版社，1995.

＊ [2]張厥盛，曹麗娜.鎖相與頻率合成技術[M].成都：電子科技大學出版社，1995.