一種FPGA智能加載和遠程更新的實現方法

賈 鋼

(中國電子科技集團公司第五十四研究所，河北 石家莊 050081)

一種FPGA智能加載和遠程更新的實現方法

賈 鋼

(中國電子科技集團公司第五十四研究所，河北 石家莊 050081)

由于FPGA具有掉電易失性，系統每次啟動都需要對其進行配置；此外,某些系統在出廠后需要進行升級維護，這就需要對FPGA的配置鏡像進行更新。針對這種需求，提出了一種新的FPGA智能加載和遠程更新的實現方案。系統在Quartus II的SOPC環境下開發，將Nios II處理器、Mac核、高速收發器及Remote-Update模塊集成在FPGA片內，不需要片外的CPU或CPLD配合，FPGA獨立、智能地完成鏡像的更新和加載。實驗證明該方案可行，且系統穩定、可靠。

智能加載;遠程更新;SOPC;Nios II

0 引言

現在越來越多的系統尤其是小型嵌入式系統需要遠程升級功能，對FPGA也要求具備遠程更新和配置的能力。以往一些常用的方法是用CPU+FLASH、CPLD+FLASH[1]或CPU+CPLD+FLASH[2]等方式來實現，用這些方法來控制遠程更新的實現基本上都需要使用FPGA之外的芯片，其缺點就是增加了成本和設計的復雜度，耗費印制板空間，增加功耗。

本系統采用了FPGA內嵌的Nios II處理器[3]和可參數化的千兆以太網IPcore解決方案[4]，在Altera公司的Arria V GX芯片上實現[5]。處理器和以太網網卡功能都在FPGA內部實現，省去了外部CPU和網卡芯片等器件，減小了板卡的布局空間和成本。

1 系統構成

實現FPGA的遠程更新要求系統具備以太網的功能，系統不使用除FPGA片外任何的CPU，利用Quartus II的SOPC環境[6]搭建Nios II處理器電路，向其移植Lwip網絡協議棧[7]并開發網口驅動程序。

系統的硬件電路主要由FPGA、DDR3和EPCQ組成。通過Quartus II的SOPC開發環境，生成Nios II處理器[8]、以太網模塊、高速收發器模塊、EPCQ控制器和Remote-Update模塊，并通過Avalon總線進行連接[9]。高速收發器使用SGMII接口，通過PHY芯片與網絡連接[10]。同時EPCQ控制器與Remote-Update模塊連接，用戶邏輯介于Nios II和Remote-Update模塊之間，用于兩者接口的適配。Nios II下發指令控制EPCQ控制器讀取EPCQ不同地址段上的鏡像，并通過Remote-Update模塊獲取EPCQ內鏡像的狀態信息，完成對FPGA的智能加載[11]。系統硬件組成框圖如圖1所示。

圖1 系統結構示意圖

2 軟件設計

2.1 加載程序設計流程

FPGA啟動模式采用AS模式[12]。將EPCQ平均分成多個空間，即分段存放，分別存儲不同的FPGA鏡像，第一段鏡像默認從0地址開始，稱為原始鏡像，啟動地址非0的鏡像統稱為用戶鏡像。如圖2所示，將EPCQ器件分割成了若干段。但由于越是高端型號的FPGA鏡像越大，所以要選擇合適的存儲芯片。EPCQ256器件針對Arria V GX型號通常只能分成2段或者3段[13]。如果想要存儲更多的鏡像就要使用容量更大的并行總線接口Flash芯片[14]。

圖2 EPCQ分段存儲示意圖

FPGA啟動后，默認加載EPCQ內的原始鏡像，隨后原始鏡像會讀取啟動原因寄存器(該寄存器為Remote-Update模塊狀態寄存器的一段)來獲取此次啟動的原因，當原因為上電啟動時，便開始向用戶鏡像跳轉。如果加載用戶鏡像成功，說明用戶鏡像完整正確，FPGA駐留于用戶鏡像；如果用戶鏡像缺失，FPGA重新加載原始鏡像，隨后讀取啟動原因寄存器，獲取上一次加載用戶鏡像失敗的原因，然后嘗試加載另一段用戶鏡像。如果無可用的用戶鏡像，FPGA便駐留在原始鏡像[15]。

為了保證系統的穩定性和可靠性，原始鏡像在向用戶鏡像跳轉時打開看門狗定時器，用戶鏡像加載完成后來定時清理看門狗。如果看門狗定時器超時，則FPGA立即返回原始鏡像。

由此可以看出，EPCQ內必須要有一個可用的原始鏡像，這樣便能保證FPGA不癱瘓，并隨時可以通過遠程更新功能更新用戶鏡像。因為在遠程更新的過程中可能會出現寫入EPCQ的鏡像不完整或者鏡像不匹配的問題，遠程更新時盡可能不要更新原始鏡像，以保證FPGA免于因為沒有可用的鏡像而導致無法啟動。加載流程如圖3所示。

圖3 加載程序設計流程圖

2.2 更新程序設計流程

當FPGA駐留在原始鏡像時，可以觸發FPGA的遠程更新。使用Eclipse的命令行工具，通過sof2flash命令將FPGA的sof文件轉換成flash格式。

在上位機打開tftp服務器工具，并設置好超時時間和重傳次數。當得到系統的更新請求后，上位機把該文件通過tftp協議傳輸給Nios II。Nios II的應用程序在接收文件過程中會依據flash文件的格式進行校驗，接收到完整的flash文件后，再把該文件寫入到EPCQ中。如果傳輸過程中出現錯誤導致校驗失敗或者文件傳輸超時，系統將自動放棄此次更新。更新程序設計流程如圖4所示。

鏡像更新成功后，NiosII的應用程序會向用戶發送更新成功的消息，何時加載該用戶鏡像則由用戶根據需要來決定。

圖4 更新程序設計流程圖

3 系統的實現驗證

為了能夠觀察不同鏡像之間的轉換，把EPCQ256分成2段，分別存儲原始鏡像和一個用戶鏡像。原始鏡像點亮實驗板前面板藍色LED，用戶鏡像則點亮實驗板前面板黃色LED。

通過Quartus II的JTAG工具將FPGA的原始鏡像和用戶鏡像依次燒錄到EPCQ256中。目標系統重啟上電，板卡前面板藍色LED常亮一段時間后滅掉，同時黃色LED開始點亮，說明原始鏡像在運行不久后便向用戶鏡像跳轉；當擦除用戶鏡像后，目標系統重啟上電，板卡前面板的藍色LED常亮一斷時間后滅掉，然后再次常亮，而黃色LED始終未亮。說明原始鏡像向用戶鏡像跳轉失敗，再次返回并駐留在原始鏡像。智能加載功能已經實現。

上位機打開tftp服務器工具和網絡調試助手并正確設置，發送ICMP請求給目標系統，得到目標系統的ICMP響應，說明此時的網絡是連通的。通過網絡調試助手向目標系統發送更新FPGA用戶鏡像命令，目標系統接收后發送tftp文件下載請求，文件進入傳輸過程，tftp服務器彈出下載進度條。文件傳輸完畢后網絡調試助手會收到來自目標系統的下載完成消息，而且tftp服務器也會提示文件下載完成。此時重啟目標系統發現前面板藍色LED常亮一段時間滅掉后，黃色LED開始常亮，現象與用JTAG工具下載用戶鏡像一致。說明遠程更新FPGA鏡像成功。

4 結束語

實驗表明，整個系統結構簡單，工作可靠。系統利用Nios II內嵌處理器配合Remote-Update模塊實現對存儲在EPCQ內多個鏡像的選擇性加載，并通過FPGA內部實現的SGMII接口連通網絡，從遠端計算機下載新的FPGA鏡像。系統最大的優點是結構簡單、可移植性強，便于后期設備的調試、維護和升級，使用Nios II軟核來控制的FPGA智能加載和遠程更新具有廣闊的應用前景。

[1] 楊金孝,郭德春,張永波,等.基于串口通信的FPGA配置控制方法及實現[J].計算機測量與控制,2011,19(4):848-850.

[2] 徐新民,洪 波.改進的FPP方式FPGA配置電路及其應用[J] .電子技術,2004,31(11)：27-29.

[3] 田青峰,盧泳兵,劉志鵬.NIOS在網絡通信系統中的應用[J].無線電工程,2013,43(5):10-12,41.

[4] Triple Speed Ethernet Megacore Function User guide[EB/OL].http:∥ www.altera.com,2008.

[5] Arria V Device Handbook[EB/OL].http:∥www.altera.com,2012.

[6] 李蘭英.Nios II嵌入式軟核-SOPC設計原理及應用[M].北京：北京航空航天大學出版社,2006.

[7] 楊 曄.實時操作系統μC/OS-II下TCP/IP 協議棧的實現[J].單片機與嵌入式系統應用，2003(7)：80-83.

[8] Nios II Processor Reference Handbook[EB/OL].http:∥www.altera.com,2009.

[9] Avalon Interface Specifications[EB/OL].http:∥www.altera.com,2011.

[10]Sgmii Interface Implementatin Using soft-CDR Mode of Stratix iii Devices[EB/OL] .http:∥www.altera.com,2011.

[11]ALTREMOTE-UPDATE Megafunction[EB/OL].http:∥www.altera.com,2013.

[12]Serial Configuration Devices Data Sheet[EB/OL].http:∥www.altera.com,2009.

[13]Quad-Serial Configuration (EPCQ) Devices Datasheet[EB/OL].http:∥www.altera.com,2012.

[14]Cyclone III Active Parallel Remote System Upgrade Reference Design[EB/OL].http:∥www.altera.com,2009.

[15]Remote System Upgrade with Cyclone III Device[EB/OL].http:∥www.altera.com,2009.

An Implementation of FPGA Intelligent Load and Remote Update

JIA Gang

(The 54th Research Institute of CETC，Shijiazhuang Hebei 050081，China)

Due to the volatile nature of FPGA，every time system starts up，it’s required to configure FPGA.In addition，some systems needs to be upgraded to improve the system performance usually after leaving the factory，this requires FPGA’image can be updated at any time.In view of this demand，the article puts forward a new method that FPGA has the function of intelligent load and remote update.The system is developed in SOPC environment，and integrates Nios II，mac，transceiver and Remote-Update ipcore in FPGA chip.No processor or CPLD is required outside FPGA，the FPGA loads and updates the image intelligently and independently.Experimental results show that the method is feasible and the system is stable and reliable.

intelligent load；remote update；SOPC；Nios II

10.3969/j.issn.1003-3114.2017.03.06

賈 鋼.一種FPGA智能加載和遠程更新的實現方法[J].無線電通信技術,2017,43(3):27-29.[JIA Gang.An Implementation of FPGA Intelligent Load and Remote Update [J].Radio Communications Technology，2017，43(3)：27-29.]

2016-12-14

國家部委基金資助項目

賈 鋼(1984—)， 男，工程師，碩士，主要研究方向：衛星移動通信。

TN911

A

1003-3114(2017)03-27-3