基于FPGA的探地雷達數據采集系統設計

程昌彥,李太全

(長江大學 物理科學與光電工程學院，湖北 荊州 434020)

基于FPGA的探地雷達數據采集系統設計

程昌彥,李太全

(長江大學 物理科學與光電工程學院，湖北 荊州 434020)

基于探地雷達數據采集系統對數字化集成化的需求，提出了一種基于FPGA的數據采集系統的設計方案，用于采集探地雷達回波信號。FPGA直接通過控制精密延時芯片MC100EP196對采樣脈沖進行延時調整，控制采樣脈沖的延時步進，系統最大采樣率理論值達到100 GS/s，并且時窗可以任意調整。給出了設計方案，對系統的工作原理和特點進行了詳細的說明。通過與示波器對比以及分析采集測試效果圖，得到穩定有效的數據，實際采樣率達到20 GS/s，證明了系統的可行性。

探地雷達；等效采樣；延時芯片；高速數據采集；MC100EP196；AD9629

0 引言

探地雷達是一種有效的淺層地質勘探儀器,該儀器多為沖擊型探地雷達，其回波是一個寬度為納秒或亞納秒級的窄脈沖[1]，在電路上難以實現對此快速的信號直接采樣分析，現多以等效采樣方法采集雷達回波[2]。等效采樣需要一個精確的時間步進取樣脈沖，產生該脈沖的方法有快慢斜波信號法[3],通過比較器產生相位步進的取樣脈沖，也有使用電容充放電原理的方法[4]，這些方法借助比較器產生取樣脈沖，容易受到電源電壓、噪聲干擾等影響產生時鐘抖動，降低模數轉換的信噪比，特別是對高頻信號的取樣，信噪比下降更加嚴重。還有使用多片ADC交替采樣的原理[5-6]，但需要占用更多的布局空間和成本，對時鐘同步性要求也較高。本文提出的方法是直接通過控制數字延時芯片產生步進延時來等效采集雷達回波[7]，通過FPGA調整時窗，是一個集成化的數字系統，具有結構簡單、成本低、調節控制方便和抗干擾性強等優點。

1 等效采樣原理

常用的等效采樣有隨機等效采樣和順序等效采樣，隨機等效采樣的觸發點與采樣脈沖之間的時間間隔是隨機的，而順序等效采樣則是步進增加的[8]，本設計采用順序等效采樣的原理。順序等效采樣原理如圖1所示。

設待測信號為S(t)，該信號為周期重復信號，周期為T，則S(t)=S(nT+t)。令采樣周期為Ts=T+Δt，在t=0時采樣取得信號S0=S(0)，在t=T+Δt時取得信號S1=S(T+Δt)=S(Δt)。依次類推，在t=n(T+Δt)時取得信號為Sn=S(nT+nΔt)=S(nΔt)。最后得到樣品序列S0,S1,S2…Sn。顯然，這些樣品與周期Δt的實時采樣結果相同。若以Δt為周期的采樣滿足采樣定理，則上述的等效采樣就能夠取得S(t)的完整信息[9]。決定采樣率的大小的關鍵在于能否得到足夠小的Δt。在探地雷達系統中，發射機的觸發信號是一個重復信號，接收到的回波也是在一個時窗中的重復信號，雷達回波信號可以看成是相對于啟動脈沖的重復周期性信號，所以用順序等效采樣的方法來分析雷達回波信號是一個可行的方法。

圖1 等效采樣原理

2 數據采集系統設計

由圖1可知，數據采集系統中提高采樣率的關鍵就是如何得到精細穩定的延時Δt。可控延時芯片MC100EP196具有最小步進延時10ps的精度，通過控制10位數據輸入端口，可在0～1024ps內調節延時量。其最大等效采樣率理論上可達100GS/s,完全滿足雷達回波數據采集系統對采樣率的要求。

數據采集系統結構如圖2所示，其中控制延時步進和時序同步是設計的關鍵。

圖2 數據采集系統結構

數據采集系統主要由FPGA、可控延時芯片MC100EP196和12位模數轉換器AD9629組成。雙口RAM存儲AD9629采集的數據，時基控制模塊控制整個系統的時序同步，讀控制模塊和寫控制模塊實現雙口RAM的讀寫，由時基控制模塊保證讀寫時序的同步。DCO為AD9629的數據輸出時鐘信號，每采集到一個數據DCO產生一個脈沖信號，寫控制模塊通過DCO讀取AD9629的數據到雙口RAM。ARM控制器一方面連接數據與上位機之間的通信，由上位機通過啟動命令啟動系統工作；另一方面將采集到的數據通過USB傳輸到上位機。

在啟動脈沖的作用下，時基控制部分開始工作，由同一個100MHz時鐘源通過計數器分頻產生2路脈沖Tri_clk和Delay_clk。Tri_clk脈沖作為發射機發射脈沖源的觸發脈沖，Delay_clk脈沖經過MC100EP196精確延時后作為數據的采集脈沖，觸發脈沖與采集脈沖的時間間隔為：

Δts=ta+N×Tc+nΔt。

(1)

式中，ta是為了補償2個脈沖之間的固有延遲，用于調整直達波的位置；Tc=10 ns，是100MHz時鐘源的周期；Δt是MC100EP196的精確延時步長。通過調整n可以調整Δts的精細時間，調整N實現Δts的10ns步進。

脈沖Delay_clk通過MC100EP196的精細時間調整由輸入控制信號D_port[0∶9]控制，設D_port[0∶9]的值為Delay_reg，初始值為0，寫控制模塊檢測到DCO脈沖后使能寫信號w_en，將數據存入雙口RAM中，并且雙口RAM的存儲地址增加一個單位。采集下一個點時Delay_reg值增加Delay_step，直到Delay_reg值為1 000時完成了一次10ns時窗的精確采樣。

數據采集過程的時序示意圖如圖3所示，啟動脈沖和Tri_clk頻率都為200K，Delay_clk為25M，Tri_clk是一個相位可調整的脈沖信號。當Delay_reg的值達到最大值1 000時數值清零，完成了一次10ns時窗的采樣，此時為了擴大時窗，Tri_clk相位向前調整一個10ns，進行下一個10ns時窗的采樣。通過不斷的調整Tri_clk，使最終的采樣時窗范圍以10ns步進可調。因為時基控制是由同一個時鐘經過計數器分頻得到的，所以三路脈沖信號滿足同步關系。

圖3 時窗調整時序

改變Delay_step的值，可以改變采樣率，假如Delay_step的值為1，那么Δt以最小步進10ps進行采樣，即達到最高采樣率100GS/s，Tri_clk的頻率只有200K，時窗動態調整范圍大，所以該系統是一個采樣率高，時窗調節范圍大的數據采集系統，非常適合應用于像探地雷達這樣需要高采樣率、時窗調節范圍大的數據采集系統中。

3 測試結果分析

數據采集端接上發射機觸發脈沖輸出端，直接測量觸發脈沖的波形，采樣率調整到10GS/s，時窗為100ns，測量結果如圖4中實線所示。安捷倫寬帶數字示波器測量結果如圖4中虛線所示，兩者測量的結果基本吻合。將發射機觸發脈沖輸出端和數據采集端輸入端分別接偶極子天線，采樣率調整到20GS/s，時窗為100ns，測試2根天線直接耦合的結果,測試效果如圖5所示，從圖5中可以明顯看到回波信號耦合情況。由測量結果可知，本設計的數據采集系統可以實現對探地雷達對回波信號的采集。

圖4 采集系統輸出和示波器測試比較

圖5 探地雷達測試效果

4 結束語

前端采集電路設計和制作電路板時應注意對高頻信號的處理以及抗電磁干擾的措施[10-12]，采樣率越高，系統對時鐘穩定性要求越高，任何外部干擾和內在因素都可能造成時鐘抖動過大，導致測量精度誤差[13-14]，使用高性能的時鐘芯片可以有效降低時鐘抖動。系統達到100GS/s最大采樣率還需要后期改善，但20GS/s的采樣率已足夠滿足探地雷達對回波采樣精度的要求。高速數據采集系統在探測儀器應用中意義重大，本文設計并實現了最大等效采樣率達到20GS/s的數字化數據采集系統，成功地采集了探地雷達回波信號，裝置穩定可靠，結構簡單，所用器件很少，成本較低，在采樣率和時窗的調整上具有靈活性的特點，可廣泛應用于脈沖超寬雷達和一些對便攜式數字化以及對低成本有要求的數據采集系統。

[1] 郭宜龍.探地雷達脈沖源和數據采集系統[D].成都:電子科技大學,2013:9-12.

[2] 李太全,陳 威.地質雷達測控系統的FPGA實現[J].自動化儀表,2014,4(21):18-20.

[3] 屈義萍,劉四新,徐曉林.脈沖探地雷達回波信號數據采集的設計[J].電子設計工程,2010,4(22):58-60.

[4] 馬 凱,王彥文.可編程數字控制精密延時電路設計[J].中國測試,2014(1):93-94.

[5] 黃武煌,王厚軍,葉 芃.一種高速全波形采集與高精度定位技術研究[J].儀器儀表學報,2013,34(1):73-79．[6] 秦國杰,劉國滿,高梅國,等．一種時間交替ADC時間失配誤差自適應校正方法[J].儀器儀表學報,2013,34(12):2 730-2 735．

[7] 李太全,孫先松.基于SOPC組件的高精度可編程延時電路[J].微計算機信息,2008,24(29):291-292.

[8] 金 星,黃 偉.基于FPGA的隨機等效采樣模塊設計[J].電測與儀表，2009,46(6):17-20.

[9] 周 維,王 赤,田 茂,等.基于等效時間采樣的探地雷達回波信號采樣方法研究[J].雷達科學與技術，2004,2(1):43-47.

[10] 陳 偉,黃秋元,周 鵬．高速電路信號完整性分析與設計[M]．北京:電子工業出版社,2009．

[11] 謝躍雷,晉良念,歐陽繕,等.一種基于FPGA的超寬帶雷達數字接收機[J].現代雷達,2014,36(1)：62-65.

[12] 楊擴軍,田書林,蔣 俊,等.基于TIADC的 20GS/s高速數據采集系統[J].儀器儀表學報,2014,35(4)：841-849.[13] 伍翠萍.低抖動時鐘穩定電路研究與設計[D].成都:電子科技大學,2008:1-5.

[14] 陳紅梅,鄧紅輝,張明文,等.高速低抖動時鐘穩定性電路設計[J].電子測量與儀器學報,2011,25(11):966-971.

程昌彥 男，(1992—)，碩士研究生。主要研究方向：地質儀器。

李太全 男，(1961—)，博士，副教授，碩士研究生導師。主要研究方向：地質勘探儀器、地下電磁波傳播特性和目標反演。

Design on Data Acquisition System of Ground Penetrating Radar Based on FPGA

CHENG Chang-yan,LI Tai-quan

(SchoolofPhysicsScienceandOpto-electronicEngineering,YangtzeUniversity,JingzhouHubei434020,China)

In view of the requirement of data acquisition system of ground penetrating radar (GPR) for digital integration,this paper proposes a design scheme of data acquisition system based on FPGA for GPR echo signal acquisition.The FPGA is used to perform delay adjustment for sampling pulse by controlling directly sophisticated delay chip MC100EP196 to control sampling pulse delay step.The maximum theoretical value of system sampling rate is up to 100 GS/s,and can adjust the time window.The design block diagram is given,and the operating principle and characteristics of the system are described in detail.By comparing with the oscilloscope and analyzing acquisition test results,the stable and effective data are obtained,and the actual sampling rate is up to 20 GS/s,which proves the feasibility of the system.

ground penetrating radar (GPR)；equivalent sampling；delay chip；high-speed data acquisition；MC100EP196；AD9629

10.3969/j.issn.1003-3106.2017.04.07

程昌彥,李太全.基于FPGA的探地雷達數據采集系統設計[J].無線電工程,2017,47(4):28-30.

2017-01-10

國家自然科學基金資助項目(41474117)。

TN959

A

1003-3106(2017)04-0028-03