高速1553B總線有效性測試平臺設計與實現

范祥輝　趙剛　王世奎　史巖　楊寒

摘 要： 由于具備較強的魯棒性、確定性及抗干擾能力，1553B總線被廣泛應用于航空、航天、兵器等軍工領域，但其1 Mb/s的總線帶寬限制了其應用范圍，高速1553B總線在保持原有通信協議、線纜、耦合器等基礎技術或設備不變的條件下，僅通過更換1553B模塊即可實現帶寬的成倍增長，提高了1553B總線的應用范圍及生命力。搭建高速1553B總線有效性測試平臺，該平臺能夠實現誤碼率、噪聲抑制、通信協議等內容的自動化測試，并形成測試報告，通過該平臺驗證了國產化高速1553B模塊完全符合設計要求，為高速1553B總線的工程化應用提供了保證。

關鍵詞： 高速1553B總線； 總線控制器； 測試平臺； 信息交互

中圖分類號： TN919?34； TP39 文獻標識碼： A 文章編號： 1004?373X（2017）03?0023?04

Design and implementation of validity test platform for high?speed 1553B bus

FAN Xianghui， ZHAO Gang， WANG Shikui， SHI Yan， YANG Han

（China Aeronautics Computing Technique Research Institute， Xian 710068， China）

Abstract： The 1553B bus is widely used in aviation， spaceflight， weapons and other military areas due to its strong robustness， anti?jamming capability and good determinacy， but its application range is limited by the bus bandwidth of 1 Mb/s. Under the condition that the original communication protocol， cable， coupler， and other infrastructure technologies or equipments are maintained the same， the bandwidth of the high?speed 1553B bus is enlarged manyfold by only changing the 1553B module to expand its application range and strengthen its vitality. The validity test platform of the high?speed 1553B bus was established. The platform can realize the automatic test of the bit error rate， noise suppression， communication protocols， etc.， and generate the test reports. The issue that the high?speed 1553B module is completely in conformity with the design requirement was verified with the platform， and provides a guarantee for the engineering application of the high?speed 1553B bus.

Keywords： high?speed 1553B bus； bus controller； test platform； information interaction

0 引 言

1553B總線是航空電子系統信息化的開端，自20世紀70年代開始，1553B就已把航空電子、車輛電子、船舶電子從硬連線點對點聯邦式結構轉化為連網設計，進而通過網絡使得傳感器、武器及控制系統能夠共享和分配關鍵信息。1553B由于其出色的魯棒性、確定性及抗干擾能力，應用范圍廣泛，據估計，在世界范圍內使用1553B的地方近30 000處，包括彈藥在內使用1553B總線的終端設備[1]接近1 000 000，但1553B協議自1986年后就從未改變過，數據吞吐量仍然為1 Mb/s，難以滿足系統對總線高帶寬的要求，成為1553B總線應用的瓶頸。

為了滿足系統對高帶寬的要求，最大程度的利用1553B總線技術、設施對原有產品進行原位替代升級，同時擴大其應用范圍，業內對高速1553B總線的研究越來越多。SAE制定了增強型1553（Enhanced Bit Rate 1553，EBR?1553）總線的協議SAE5652，提供10 Mb/s的速率，通信協議、數據編碼、物理介質和MIL?STD?1553B基本相同，但其摒棄了傳統1553B的總線型拓撲結構，采用星型總線拓撲，實時性更高，每個RT不再掛接到總線，而是連接到HUB，通過HUB同總線控制器通信。EBR?1553B定義了三種模式的HUB：SPEC模式、SWITCH模式和LINK模式[2]。文獻[3]介紹了高速1553B IP的功能結構以及各功能模塊的設計和實現，支持最大10 Mb/s的數據通信，并對IP核進行了驗證，將其互聯到AHB總線上，搭建基于ARM處理器的SoC驗證平臺，并成功進行了流片。文獻[4]介紹了一種自主研發、傳輸速率可達10 Mb/s的總線控制器LHB155310，并對其工程應用的可靠性進行了驗證，說明其能夠滿足工程應用需求。文獻[5]介紹了2M 1553B總線仿真卡的設計與實現，模擬了2 Mb/s速率下1553B總線系統中各節點（RT/BC）的功能和性能，驗證了2M 1553B仿真卡滿足應用要求。

高速1553B總線涵蓋2 Mb/s、4 Mb/s及10 Mb/s，根據其速率和特點在不同的應用場景均有需求，2 Mb/s的1553B總線利用原有傳輸介質，在不改變拓撲結構的條件下，達到帶寬提升一倍的目的，在原有項目的升級改造中占有優勢，4 Mb/s的1553B總線仍然采用總線型，但其干線傳輸距離一般不超過50 m，在航天領域有所應用，10 Mb/s 1553B總線采用星型拓撲結構，對原有技術繼承性較差，設備和基礎設施需要重新建設，在新型外掛物系統中有應用需求。無論哪一種速率的高速1553B總線，均缺乏有效性測試標準及有效性測試設備，進而影響其工程應用范圍。本文參考1 Mb/s下的遠程終端有效性測試方法，制定了《數字式時分制指令/響應型多路傳輸高速數據總線遠程終端有效性測試規范》，并研制了高速1553B總線有效性測試平臺，試驗結果表明，該測試平臺能夠支持高速1553B板卡的有效性測試。

1 測試平臺硬件設計

按照《數字式時分制指令/響應型多路傳輸高速數據總線遠程終端有效性測試規范》要求，測試平臺應具有兩大相對獨立的功能，需要滿足RT接口模塊有效性測試的需要，即遠程終端的協議符合性檢測和遠程終端的電氣性能測試。

協議符合性測試項包含以下內容：指令的響應，含指令字的響應、RT?RT指令字對的響應；消息間間隔，最小時間間隔、傳輸速率；錯誤注入，包含以下錯誤：奇校驗、字長、雙相編碼、同步頭編碼、消息長度、數據不連續；替換指令測試；要求的方式指令，發送狀態字、發送器關閉與取消發送器關閉、復位遠程終端；數據環繞；RT?RT消息錯誤；總線切換；RT地址惟一性。

電氣性能測試項包含以下內容：輸出波形的峰峰值電壓[Vpp；]輸出波形的上升、下降沿時間，含數據字、狀態字的上升、下降時間；輸出波形的過零點穩定性；輸出波形的波形畸變過沖與擾動VD；輸出波形的對稱性Vr；終端輸出噪聲；輸出隔離度；電源上/下電；終端響應時間；終端的輸入波形兼容性；終端的輸入波形上升下降沿時間；共模抑制測試；輸入阻抗測試；噪聲抑制測試。

1.1 硬件總體設計

高速1553B總線有效性測試平臺采用模塊化設計，機柜式結構，系統框圖如圖1所示。測試以工控機柜作為整體結構，集成了系統控制器、PCI接口任意波形發生器、PCI接口高速1553B雙通道單功能卡、適用于高速1553B遠程終端有效性測試的噪聲發生器卡、高精度數字示波器、阻抗分析儀、被測設備接口載體模塊以及顯示器、鍵盤鼠標、打印機等輸入輸出模塊。系統控制器作為整個系統的控制單元，采用可擴展多PCI槽的工控機實現，通過其PCI，USB，RS 232，VGA等外圍接口，集成其他所有的功能模塊，組成一個功能完善、結構緊湊的測試系統。系統控制器運行自動化測試軟件，提供良好的用戶界面，實現所有測試項目的測試流程控制、算法設計等。

1.2 模塊詳細設計

高速1553B總線有效性測試平臺部分模塊選用商用產品：工控機柜選用圖騰AS?6837?H，系統控制器選用研華的4U工控機箱IPC?610，顯示器選用三星的19英寸液晶顯示器943NW，數字示波器是整個測試系統的核心部分，其性能直接關系到整個系統的性能，選用泰克高精度數字示波器DPO4034，阻抗分析儀主要用于測試高速RT的輸入阻抗，選用安捷倫的LCR表8245A，任意波形發生器模塊主要用于產生各種1553B數據信號，測試高速RT的輸入波形兼容性和輸入波形上升、下降沿時間，并產生共模抑制測試用的正弦波掃頻信號等，選用NI公司的NI PCI?5412 100 MS/s 14位任意波形發生器。自研產品包括PCI接口高速1553B雙通道單功能卡、噪聲發生器模塊及被測設備載體接口模塊。

1.2.1 PCI接口高速1553B模塊設計

PCI接口高速1553B雙通道單功能卡具有兩個獨立的1553B雙冗余通道，每個通道都可以仿真BC/RT/BM。模塊框圖如圖2所示，測試時可以同時模擬BC和RT，因此可以控制兩個通道分別模擬BC和RT。在設計中采用在FPGA中封BC與RT協議處理核的方式，FPGA作為IP核的載體，可根據測試的需要靈活定義IP核的各個功能模塊，包括產生各種錯誤注入信號、定義控制器的內部RAM大小等，滿足HRT測試的要求。并增加PCI接口電路、電源電路、高速1553B控制器電路以及高速1553B收發驅動電路等外圍輔助電路，總體設計滿足GJB289A?97《數字式時分制指令/響應型多路傳輸數據總線》要求。在測試過程中，PCI接口高速1553B模塊的一個通道作為BC與UUT進行通信，另一個通道作為RT，完成協議測試中與RT?RT消息相關的測試。高速1553B收發驅動模塊選用專用的高速1553B的專用收發器NHi?15765SOIC和變壓器DB?2725EX。

1.2.2 噪聲發生器卡設計

噪聲發生器卡設計包括適用于高速1553B遠程終端有效性測試的噪聲發生器卡設計，系統框圖如圖3所示。噪聲發生器卡主要用于產生頻帶為1.0 kHz～8.0 MHz、有效均方根幅度為140 mV的高斯白噪聲。噪聲發生器卡主要由PCI接口模塊、噪聲產生控制模塊以及D/A轉換器和濾波放大模塊組成。其中PCI接口模塊和高速1553B模塊中的PCI接口模塊設計一致。噪聲產生控制模塊由FPGA實現，通過邏輯設計，FPGA以統一的時鐘速度生成高速[m]序列偽隨機碼流，再對該序列進行有限沖擊響應數字濾波（FIR濾波）處理，得到帶限白噪聲數字序列，同時在FPGA中實現直接數字綜合（DDS）算法，產生正弦數字序列，并與噪聲序列合成，即可得到基帶白噪聲信號序列。

1.2.3 被測設備載體接口模塊

被測設備載體接口模塊是測試儀與UUT互聯的接口模塊，提供電氣、協議、噪聲抑制測試的連接以及控制電路，根據測試流程把1553B多功能卡、噪聲發生器、示波器、阻抗測試儀等的測量輸入、輸出通道連接到UUT上。被測設備載體接口模塊包括：開關陣列及控制電路、電阻匹配電路、測量點切換電路、RS 232通信接口、直流供電（5 V，15 V，?15 V）接口、4路離散信號、被測設備復位信號、1553B總線電路網以及適配器和連接器。被測設備載體接口模塊的系統框圖如圖4所示。為了防止信號的串擾等不良現象，載體上的鏈接盡量采用PCB走線鏈接，而且用于通道切換的電子開關選用歐姆龍機械式繼電器。載體接口模塊上的連接器選用AMP的96pin PCB板連接器532433?3（公座），那么對應適配器上選用AMP的96pin PCB板連接器535043?4（母頭）。

2 測試平臺軟件設計

高速1553B總線有效性測試平臺提供自動化測試軟件，運行于系統控制器之上，提供良好的用戶界面，實現所有測試項目的測試流程控制、算法設計等。高速1553B總線有效性測試平臺系統軟件由協議測試軟件和電氣性能測試軟件以及設備與被測設備間的串口通信協議組成。

2.1 協議測試軟件

軟件主界面包括菜單欄、工具欄、測試進程及結果顯示區和測試數據實時顯示區。菜單欄包括文件菜單、系統配置菜單、用戶管理菜單、自檢菜單以及軟件幫助菜單。工具欄設置有打開文件、系統配置、系統自檢、測試啟動、暫停測試、停止測試、系統幫助等功能按鈕。測試進程及測試結果顯示區、測試數據實時顯示區屬于測試輸出顯示區，實時顯示當前的測試項目、測試結果以及測試數據。主界面如圖5所示。

2.2 電氣性能測試軟件

軟件主界面包括菜單欄、工具欄、測試進程及結果顯示區、測試波形實時顯示區、波形參數測試結果實時顯示區。菜單欄包括文件菜單、系統配置菜單、用戶管理菜單、波形回放菜單、自檢菜單。工具欄設置有打開文件、測試項目配置、波形回放分析、測試啟動、停止測試、系統幫助等功能按鈕。主界面如圖6所示。

2.3 設備與被測設備間的串口通信協議

為完成電氣性能、協議和噪聲抑制的全面自動化測試，在測試儀、被測設備之間通過RS 232串口進行數據、命令通信來完成信息交互，代替原來的人工干預。RS 232的數據位8位、停止位1位、無奇偶校驗、通信波特率為115 200 b/s。高速1553B有效性測試平臺軟件的開發主要包括：制定測試設備與被測試產品（UUT）之間的串口握手通信協議，主要內容包括握手命令、板卡設置命令、消息初始化命令、RT狀態返回命令、RT環繞測試命令等。

3 結 論

依據自主編寫的《數字式時分制指令/響應型多路傳輸高速數據總線遠程終端有效性測試規范》，設計并研制了一套功能通用的高速1553B遠程終端有效性測試平臺，可自動化完成對高速1553B總線遠程終端（RT）的有效性測試，覆蓋電氣性能測試11項、協議符合性測試58項、噪聲抑制測試1項，支持信號波形存儲回放特性，硬件平臺采用模塊化設計，可組合、可配置，具備良好的人機界面，支持測試報告自動生成，能夠滿足工程化對高速1553B測試設備的需求，為高速1553B總線的工程化應用提供了有效支持。

參考文獻

[1] 佚名.1553B數據總線的復蘇[J].指揮控制與仿真，2006（4）：6.

[2] 姚方圓，翟正軍，張志.增強型1553總線協議分析與接口卡設計[J].計算機工程，2010，36（21）：267?269.

[3] 許宏杰，田澤，袁曉軍.高速1553B IP核的設計與實現[J].計算機技術與發展，2009，19（12）：154?157.

[4] 樊彬，唐藝菁，王劍峰，等.一種新型高速1553B總線控制器的應用驗證[J].微電子學與計算機，2014，31（5）：87?89.

[5] 淮治華，田澤，楊峰，等.2M 1553B總線仿真卡的設計與實現[J].計算機技術與發展，2015，25（4）：229?232.

[6] 泮朋軍，朱浩文.基于FPGA的1553B總線接口設計與驗證[J].現代電子技術，2015，38（3）：26?30.