高速DSP系統PCB的電磁兼容設計研究*

趙 娜,楊 楠,陶 燦,張 輝

(1 中國兵器工業第203研究所,西安 710065;2 陸航駐西安地區軍代室,西安 710065)

?

高速DSP系統PCB的電磁兼容設計研究*

趙 娜1,楊 楠1,陶 燦1,張 輝2

(1 中國兵器工業第203研究所,西安 710065;2 陸航駐西安地區軍代室,西安 710065)

為了提高DSP系統PCB的電磁兼容性,文中通過對DSP系統中的電磁干擾形成情況進行分析,確定了DSP系統PCB中電磁干擾形成的主要原因及傳播途徑。并根據DSP系統的設計特點,通過對PCB板層設計、元件布局設計、布線設計等方面進行分析,提出有效降低DSP系統干擾、提高電磁兼容性的相關措施。文中所提出的設計方法提高了高速電路設計的有效性和可靠性,可為高速DSP系統PCB設計提供有效的技術參考。

DSP;PCB板;電磁兼容;電磁干擾

0 引言

近年來,隨著電子產品技術的不斷發展,DSP(digital signal processing)處理系統以其強大的計算能力和大規模集成性被越來越廣泛的應用。目前的DSP系統中,工作頻率一般可達上百兆赫茲,PCB密度也越來越高,外部設備的電磁輻射以及來自內部元器件之間的相互干擾已嚴重威脅其工作的穩定性、可靠性和安全性,電磁兼容已經成為制約電子設備技術發展的關鍵因素之一。

電磁兼容設計的介入時間越早,其花費成本就越低[1]。在PCB設計時期采用良好的電磁兼容設計可以有效減少電磁干擾的影響,在不增加額外費用的情況下提高PCB板的穩定性與可靠性,避免后期電磁兼容試驗時出現問題而帶來的返工和損失。因此,研究高速DSP系統PCB的電磁兼容問題具有迫切需求,尤其在軍工產品研制中具有重要意義。

1 DSP系統電磁干擾形成分析

電磁兼容性(electromagnetic compatibility)是指設備或系統在電磁環境中正常工作且不對該環境中任何事物產生不可承受的電磁干擾的能力[2]。

構成系統電磁干擾的三要素為電磁干擾源、耦合途徑和敏感設備,干擾模型[5]如圖1所示。

圖1 干擾模型

從圖1可以看出,屏蔽電磁干擾源的輻射、切斷或抑制耦合路徑、提高敏感設備抗干擾能力是提高電磁兼容性最主要的手段。

在DSP系統PCB設計中,電磁干擾源主要有3種:

1)電源線:電源是DSP電路的主要干擾源之一,電源在向DSP和其它電路供電的同時,也會通過電源線將噪聲干擾加到電路中;

2)高頻信號線:高頻信號傳輸線、時鐘信號線、通訊線、地址線及數據線等導線中的電流會隨著數據變化而變化,從而產生變化的電磁場,對臨近線路信號產生串擾;

3)時鐘電路:時鐘電路為DSP系統的時鐘輸入源。由于時鐘電路輸出頻率一般都在10 MHz以上,走線太長將導致時鐘信號容易受到外部干擾,嚴重時會導致系統無法正常工作。

以下主要通過PCB板層、元器件布局以及布線等方面的設計來降低高速DSP系統的電磁干擾。

2 DSP系統PCB的電磁兼容設計方法

2.1 PCB板層設計

PCB設計之前,首先應確定PCB布線層數、層定義,并對PCB信號線進行阻抗控制。目前,高密度布線、高集成度芯片的高速數字電路一般采用4層或4層以上的多層板,多層板是解決線路上電磁兼容問題的一個有效方法[3]。合理的PCB板層設計可以有效減小PCB板尺寸,降低電源線和地線噪聲電壓、降低輻射,使電路傳輸阻抗趨于穩定,減小高速信號的失真,但過多的板層數也會導致制造工藝的復雜化,制造成本也會增加,設計中需根據實際情況綜合考慮確定。

多層板進行層定義時,一般遵循以下原則:設置專門的電源層和地線層,可以有效抑制PCB板固有的共模干擾,減小高頻電源的分布電阻;一般地線層應緊貼電源層設置,電源層和地線層之間的分布電容能為電源提供高頻去耦,從而減少電源線上的噪聲電壓,同時地線層還對電源層上分布的輻射電流起到屏蔽作用;布線層盡量與地線層或電源層相鄰,可以使所有信號環路的面積最小;在布線層數較多時,最好設置多個地線層。依據以上設計原則,文中給出如表1所示的常用疊層設計參考層定義[4]。

對于復雜DSP系統常用的8層和10層PCB板,表1中所建議的層定義電磁兼容性能最好。其中,10層PCB板定義中S4層對電源噪聲較敏感,要在布線時予以考慮。

表1 疊層設計的參考層定義

2.2 DSP系統元器件布局

元器件布局不僅會影響電氣連線的布通率,而且還會影響PCB的電磁兼容性及整個產品的功能與性能。首先應對元器件進行分組,較優的一種方法是按所用的電源電壓進行分組,再根據同種電壓元器件的數字、模擬類型進行分組。按電源電壓、數字及模擬電路分組后可進一步根據電路速度、電流大小不同進行再分組。

布局時一般應注意:DSP、CPLD、FPGA、SRAM和FLASH等屬于高速器件,若與連接器之間沒有直接信號交互,應安排遠離連接器,連接器應布于PCB板一側,以減小干擾;盡可能縮短時鐘線、數據線和地址線等高速信號線長度;模擬地和數字地、模擬電源和數字電源需分開,不能混用,條件允許時應在不同層內對數字電路和模擬電路進行布局,在同一層布局時需采用開溝、加寬地線等隔離措施,使相互間的信號耦合為最小;抑制干擾的濾波器應盡可能靠近電磁干擾源。

2.3 PCB布線

PCB板布線的總原則是:先布時鐘、敏感信號線,再布高速信號線,最后考慮低速信號線。具體實施過程需主要考慮以下問題:

1)選擇合理的導線寬度

PCB印制線的載流能力取決于線寬、線厚(銅箔厚度)、容許溫升。銅箔厚度為典型值35 μm時,電流與設計線寬的經驗關系如表2所示。

表2 電流與線寬的關系

對于電源和點火等大電流信號,必須采用足夠粗的導線寬度,否則可能導致PCB板燒毀。對于數字電路,通常選用0.2～0.3 mm左右的線寬,應根據PCB整體情況進行確定。

2)過孔設計

PCB走線中的過孔具有容性、感性,會影響通過信號的電磁兼容性。

過孔寄生電容C(單位pF)可通過下式[5]計算:

(1)

其中:D2為參考平面上的電氣間隙孔徑;D1為過孔周圍的焊盤直徑;T為PCB板的厚度;εr為介質的相對介電常數。

從式(1)可以看出,過孔寄生電容和過孔尺寸成正比例關系。由于寄生電容的充放電,過孔電容會產生電壓突降和電壓尖峰,從而減緩信號邊沿上升或下降速度。因此,對于DSP系統中高頻信號連接的過孔,應該在制造工藝和成本允許范圍內盡可能小。

過孔的寄生電感可通過下式[5]計算:

(2)

其中:L為過孔電感;h為過孔長度;d為過孔直徑。

由于過孔電感會抑制電流流過,影響旁路電容從電源或地平面濾除噪聲的功能,所以旁路和去耦電容的過孔應盡可能短,使電感值最小。

3)高頻時鐘信號的走線

在DSP系統PCB布線設計中,高速時鐘信號線優先級最高。高頻時鐘信號布線應盡量短,保證信號不失真,且布線最好與地線層相鄰。盡量對高速時鐘信號使用地線夾道屏蔽護送,將其干擾進一步減小,如時鐘信號線寬10 mil,護送地線至少需要2倍線寬,地線兩端須通過過孔與地線層良好接觸,如護送地線過長時,每5 cm需由過孔與地層可靠連接。另外,時鐘發送端需串接22～220 Ω阻尼電阻。

外部時鐘盡量選用較低頻器件。因為目前大多數DSP處理器芯片都可以提供內部鎖相環倍頻技術,通過設置內部寄存器獲得倍頻頻率,因此,為減小高頻時鐘信號干擾,盡可能選用滿足系統要求的低頻時鐘器件。例如TMS320C6713系列器件內部鎖相環可以最高實現25倍頻,內部時鐘頻率可達200 MHz以上,因此,在PLL選取8倍頻的情況下,外部時鐘頻率選用20 MHz就可以獲得160 MHz的內部時鐘頻率。

4)電源去耦

在每個集成電路電源輸入端和地之間都需要安裝去耦電容。去耦電容應盡可能靠近電源引腳安裝,以更好的濾除集成電路開關噪聲。去耦電容可以為集成電路進行蓄能,也可以旁路掉該器件的高頻噪聲。電容太大不能保證電容提供高頻電流的能力,電容過小又不能有效消除電源線上的噪聲。通常,電容容量C(F)可通過以下式計算:

(3)

式中:dV(V)表示在dt(s)時間內,由瞬變電流dI(A)造成的電壓瞬間跌落。通常去耦電容選用經驗值0.1 μF。

5)布線中的一些基本原則

在高速PCB布線中,還需注意以下基本設計原則:

a)相鄰層走線采用“井”字形網狀結構,即走線方向相互垂直,以避免平行走線導致的耦合。

b)減少導線彎折,避免銳角走線。為防止特性阻抗發生變化,信號線拐角應設計成圓弧形或45°折線。

c)盡量保證電源層或地線的完整性。在剩余少數信號線沒有布完、再多加層數就會造成浪費的情況下,才考慮在電源層或地線層上布線,必須要布線時,首先應考慮電源層,其次才是地層,盡可能保留地層完整性。

d)高速信號線布在緊貼地線層的信號層上,而不是電源層。當高頻信號線貼近地線層時,高頻干擾信號就能迅速通過地線層釋放,而如果高速信號線貼近電源層,將跟隨電源信號影響其他電路的正常工作。

e)對時鐘走線、差分對走線、復位信號走線等高速信號線強制使用3W原則:走線間距必須是線寬的3倍。使用3W原則后,信號線間產生串擾的概率就降低為25%[6]。

f)將敏感高頻走線布在遠離高噪聲電源線的地方以減少相互間的耦合,高頻數字電路走線要盡量短。

g)地址線或數據線走線長度差異不宜太大,否則短線部分要人為布蛇行線等彎線進行補償。

h)電路輸入、輸出端連接的印制線應盡量避免相鄰且平行,以免發生反饋。若條件允許,應在相鄰平行導線間加接地線進行隔離。

以上原則應根據DSP系統PCB設計的基本情況靈活應用。

3 結論

文中對高速DSP系統的電磁干擾進行分析,通過對PCB設計中的板層布置、元器件布局以及布線等方面的設計來降低高速DSP系統中的干擾,達到提高電磁兼容性的目的。文中提出的設計方法有利于提高DSP系統PCB的電磁兼容特性。在實際設計中,通常還需要綜合考慮反射噪聲、輻射發射噪聲、地線、電源以及其他工藝技術問題引起的干擾,采用合理的抗電磁干擾措施,設計出具有良好電磁兼容性能的PCB板。

[1] 李勃, 黃大慶, 謝求成. 質量控制管理在無人機電磁兼容性設計中的應用 [J]. 華中科技大學學報, 2009, 37(4): 93-96.

[2] 呂文紅, 郭銀景, 唐富華. 電磁兼容原理及應用教程 [M]. 北京: 清華大學出版社, 2008: 7-11.

[3] 李延慶, 馬勇. 淺談PCB設計中的電磁兼容問題 [J]. 汽車實用技術, 2014(11): 1-3.

[4] 金麗君, 顧冬霞. 電磁兼容技術在印制電路板設計中的應用 [J]. 中國科技信息, 2010(20): 145-147.

[5] 江思敏. PCB和電磁兼容設計 [M]. 北京: 機械工業出版社, 2006: 3-5, 203-204.

[6] 張燕燕. 高速DSP的電磁兼容設計研究 [J]. 現代電子技術, 2008(18): 174-177.

Study on Electromagnetic Compatibility in PCB of High Speed DSP

ZHAO Na1,YANG Nan1,TAO Can1,ZHANG Hui2

(1 No.203 Research Institute of China Ordnance Industries, Xi’an 710065, China;2 Military Representative Office of Army Aviation in No.203 Institute, Xi’an 710065, China)

In order to improve electromagnetic compatibility in PCB of high-speed digital signal processing (DSP) system, electromagnetic interference of the DSP system was analyzed to verify its main causes and approaches of electromagnetic propagation. Based on features of DSP system design, the related methods including multilayer design, components distribution and PCB routing were proposed to reduce system interferences and improve electromagnetic compatibility effectively, The proposed methods can facilitate both effectiveness and robustness of high-speed circuits design, providing effective reference to PCB design of high-speed DSP systems.

digital signal processing; printed circuit board; electromagnetic compatibility; electromagnetic interference

2015-11-23

趙娜(1981-),女,陜西合陽人,工程師,碩士,研究方向:電子工程設計。

TN41

A