基于Tsi578的多通道短波通信系統(tǒng)交換模塊設計與實現(xiàn)*

王青波，高 俊，婁景藝

（海軍工程大學 電子工程學院，湖北 武漢 430033）

基于Tsi578的多通道短波通信系統(tǒng)交換模塊設計與實現(xiàn)*

王青波，高 俊，婁景藝

（海軍工程大學 電子工程學院，湖北 武漢 430033）

為更好地將串行RapidIO總線（SRIO）和相控陣技術應用于多通道短波通信系統(tǒng)中，提出一種基于Tsi578的SRIO互連交換系統(tǒng)的設計和實現(xiàn)方案，并對該系統(tǒng)的SRIO實驗性能進行了測試。該交換單元采用DSP+FPGA結構，易于系統(tǒng)維護和擴展，且提升了系統(tǒng)的靈活性和運算效率。實驗表明，該交換單元正常穩(wěn)定工作，SRIO傳輸速度與傳輸數據包大小有線性關系，在傳輸1 024 Byte時達到最高速率496.941 2 Mbps。此外，文章總結了SRIO在工程應用中的三個問題，并提出了相關優(yōu)化建議。

Tsi578；SRIO；交換機；短波通信

0 引 言

短波通信系統(tǒng)是以短波作為通信媒介的通信系統(tǒng)，天波為其主要傳播方式。憑借著天然的“中繼系統(tǒng)”電離層，且便于搭建的特點，短波通信系統(tǒng)的抗毀性明顯優(yōu)于其他通信系統(tǒng)，使其在軍事通信領域一直有著不可替代的地位。但是，短波通信也有明顯的缺點，其中繼系統(tǒng)電離層作為自然產物，具有不穩(wěn)定，受晝夜、季節(jié)、氣候等影響較大。此外，短波天線指向性差，使得短波通信穩(wěn)定性差，通信效率低。在電磁環(huán)境日趨復雜的今天，隨著相控陣技術的不斷發(fā)展與成熟，為了實現(xiàn)更好的通信效率、更高的隱蔽性，文獻[1]提出短波任意分布陣的功率合成技術，文獻[2]提出相控陣短波發(fā)信系統(tǒng)相位校正技術，將相控陣技術應用于短波通信系統(tǒng)成為短波通信系統(tǒng)發(fā)展的新內容。于是，多通道短波通信系統(tǒng)應運而生。一個多通道短波通信系統(tǒng)包含多個發(fā)射單元和接收單元、一個波束控制單元、交換單元和相應的業(yè)務單元。其中，交換單元作為整個系統(tǒng)的中樞節(jié)點，與多個發(fā)射單元、接收單元直連，完成數據轉發(fā)，并與波束控制單元一起完成對發(fā)射單元的波束指向配置[3]。

1 交換模塊設計

1.1 總線選擇

在典型的嵌入式系統(tǒng)中，系統(tǒng)各模塊之間的傳輸速率成為嵌入式系統(tǒng)發(fā)展的制約瓶頸。傳統(tǒng)總線如VME、PCI、PCI-X、CPCI等，均屬于分時共享總線，傳輸速率受到限制，一般都低于500M bps，不能很好地滿足系統(tǒng)的需求?，F(xiàn)代總線如千兆以太網、PCI-E、InfiniBand、RapidIO等技術，總線傳輸速率均能達到1 Gbps，滿足系統(tǒng)的需求。但是，千兆以太網主要用于建設高速局域網，使用TCP/IP協(xié)議，軟件開銷大。InfiniBand是一種支持多鏈接的“轉換線纜技術”，主要應用于系統(tǒng)域網絡互連，服務器與服務器之間的互連[4]。PCI-E協(xié)議開銷大、功耗高、管腳多，不適用于嵌入式系統(tǒng)。

本系統(tǒng)設計采用RapidIO技術。RapidIO是為了滿足現(xiàn)在和未來高性能嵌入式系統(tǒng)的獨特需求而設計的一種開放式互連體系標準，是一種基于背板互連的高速串行互連標準[5]。它采用基于報文交換的互連體系結構，具有高性能、低引腳數、低延遲的特點。RapidIO總線采用三層結構，由邏輯層、傳輸層、物理層[6]組成，采用了唯一的傳輸層規(guī)范，向上向下兼容不同的邏輯層和物理層[7]。SRIO一共支持六種基本的I/O操作，分別為讀操作、寫操作、帶響應的寫、流操作、原子操作和維護操作。數據包類型共有16種，其中第13類型的包對應的格式如圖1所示。

圖1 SRIO傳輸數據包格式

1.2 SRIO互連結構

基于SRIO總線的嵌入式系統(tǒng)可以分為兩種結構。一是基于線連接的SRIO總線系統(tǒng)。此種結構各模塊之間直接采用導線進行連接，通過各模塊使系統(tǒng)聯(lián)通。由于此結構系統(tǒng)各模塊相互關聯(lián)，不適于擴展和升級，因此只適用于結構相對簡單、固定的系統(tǒng)。二是基于交換器件的SRIO總線系統(tǒng)。此種結構通過SRIO交換器件連接各模塊，使得各模塊之間形成點到點的數據傳輸，且各模塊相互獨立，易于系統(tǒng)升級和擴展，簡化系統(tǒng)的復雜度，提高系統(tǒng)性能，適用于較為復雜、結構靈活的系統(tǒng)。SRIO互連結構框圖如圖2所示，本系統(tǒng)采用交換器件的互連結構。

圖2 SRIO互連結構

本系統(tǒng)中的SRIO交換器件采用IDT公司的Tsi578。Tsi578是由IDT公司[8]在原來業(yè)界領先的Tsi568A（SRIO Switch）的基礎上研制的SRIO交換器件，完全兼容Tsi568A，方便原有系統(tǒng)的升級。Tsi578基于RapidIO 1.3規(guī)范，最大聚合帶寬達到80 Gbps，采用低功耗和低延遲的直通傳輸方式，支持熱插拔；一塊芯片支持混合的速度和帶寬配置；端口配置靈活，可以滿足多種I/O帶寬要求，可以配置8個4X或者16個1X模式的端口[9]，可以通過內部寄存器對端口速率可以進行分別配置，配置速率分別為1.25、2.5、3.125 Gbps；查找表分為本地查找表和全局查找表，其中本地查找表支持512個ID，全局查找表支持高達6 400個ID。

1.3 系統(tǒng)方案設計

交換模塊的整個框圖如圖3所示。交換單元包含一塊DSP芯片、FPGA芯片、SRIO交換器件和15個光電轉換器件。交換器件采用IDT公司的Tsi578芯片；FPGA采用ALTERA的EP2AGX95DF2515N；DSP芯片采用Tms320C6416定點DSP芯片。DSP有滿足算法控制結構復雜、運算速度高、尋址方式靈活和通信性能強大的特點，但是其本質上還是串行的，對于處理數據量大，處理速度要求高，但是運算結構相對簡單的底層信號處理算法并不能發(fā)揮其優(yōu)點。此部分適于采用FPGA硬件實現(xiàn)，采用DSP+FPGA結構，把二者的優(yōu)點結合，兼顧速度和靈活性，既滿足底層信號處理要求，又滿足頂層信號處理要求，適合于模塊化設計，從而提高算法效率，且易于系統(tǒng)維護和擴展。DSP負責對整個交換單元的管理工作，完成對Tsi578的路由表配置、復位設置等，特別在實現(xiàn)波束指向時，DSP對4臺發(fā)射機進行控制組陣。為了更有效地發(fā)揮短波通信系統(tǒng)的抗毀性，一般發(fā)射機與收信機之間的距離很遠，達到十公里以上，而SRIO總線的傳輸長度（小于100 m）受限。由于SRIO邏輯層與物理層獨立，因此可以在任何一種物理介質上傳播，故每個Tsi578的端口連接到一個光電轉換器，將電信號轉換成光信號，使用光纖在各模塊之間進行傳輸，以有效增強信號傳輸的完整性和抗干擾性，減少信號長距傳輸過程中的衰減。

圖3 交換模塊整體框

2 交換模塊實現(xiàn)

2.1 Tsi578管理模塊實現(xiàn)

SOC設計是以IP核為基礎，而SOPC（System On Programmable Chip，可編程的片上系統(tǒng)）是由Altera公司提出的一種靈活、高效的SOC解決方案?？梢酝ㄟ^SOPC在片上輕松集成存儲器、I/O接口、處理器等系統(tǒng)外設，可視化地完成模塊之間的連接，大幅提高硬件開發(fā)效率。

SOPC各模塊連接圖如圖4所示。

DSP地址空間劃分如表1所示。

圖4 SOPC內部連接

表1 DSP空間規(guī)劃

本系統(tǒng)采用分組交換的思想，數據命令分別存儲，且確定數據和命令包的大小。具體設計如下：命令緩存區(qū)為0x000——0xfff，共4 096（256×16）Byte，命令包大小設定為256 Byte，每個ID對應一個256 Byte緩存。數據緩存區(qū)為0x2000——0x3fff，共8 192（512×16） Byte，數據包大小設定為512 Byte，每個ID對應一個512 Byte緩存。發(fā)方DSP將數據存入FPGA中的第一個緩存（作為本地命令和數據緩存），在DMA傳輸配置中，根據目的器件的ID（DEST_ID）得到DMA寫地址的基地址，根據自身ID得到地址偏移量，基地址BASEADDR=DEST_ID×0x10000；命令偏移量CMD_OFFSETADDR=LOCAL_ID×0x100，數據包偏移量DATA_OFFSETADDR=LOCAL_ ID×0x200+0x2000，將數據寫到目的IDSRIO中自身ID對應的緩存區(qū)，通過門鈴通知目的ID到相應緩存區(qū)讀取數據。DMA傳輸數據的流程如圖5所示。

圖5 DMA傳輸流程

2.2 Tsi578的配置管理

Tsi578的配置共有三種方法：

（1）通過I2C接口對Tsi578進行配置；

（2）通過JTAG口對Tsi578進行配置；

（3）通過SRIO維護操作對Tsi578進行配置。

因為采用SRIO維護操作對Tsi578的維護可以減少板上布線，而且可以實現(xiàn)動態(tài)配置Tsi578，故本系統(tǒng)采用交換單元上的DSP芯片作為整個單元的管理模塊。由于采用了通過SRIO發(fā)送維修數據包的方式對Tsi578進行配置，所以在配置Tsi578前需對FPGA中的SRIO進行配置。交換單元的配置管理流程如圖6所示。整個復位流程設計為DSP的一個任務（TSK），并使用信號燈sem作為觸發(fā)標志，初始值設置為1，開機啟動復位流程。運行階段，對RapidIO IP核物理層提供的port_error信號若檢測到高電平，則觸發(fā)任務，完成配置RIO發(fā)射、接收和維護窗口，并復位Tsi578。

由于SRIO采用了基于請求、響應的方式設計，本地緩存數據隊列等待確認，所以需要在本地緩存隊列溢出前收到第一包數據的確認信息。鏈接超時和響應超時需要根據實際環(huán)境（如傳輸距離、電磁干擾情況）進行合理配置，以保證數據的正常傳輸。本系統(tǒng)設計光纖傳播長度為30 km，光在光纖中的傳播速度為2×108m/s（由于光在光纖中折線傳輸，所以不能以3×108m/s的直線傳播速度進行計算），光電轉換和電光轉換耗時分別按0.1 ms計算，一次回路的數據傳輸時間0.5 ms，故最后對響應超時和連接超時設定為0x95D00。

3 性能測試與分析

3.1 測量方案設計

選擇由一塊發(fā)射板或接收板與交換模塊上的DSP通過Tsi578形成數據通路（光纖傳輸距離為5 m），在發(fā)射板的數據RAM中預先存放好數據，接收機掛起一個任務（屏蔽其它全部硬中斷和軟中斷，保證測量準確性）等待接收到完整的數據。由發(fā)射機通過DMA控制器發(fā)送一定數量字節(jié)的數據包，并立即拉高測試腳的電平，接收機一旦接收到這個包完整的數據，立即拉高其測試腳的電平。使用的示波器型號為Tektronix TDS3052C，采樣率為5 Gsa/s，兩個通道掃描兩個測試腳的電平，兩個測試腳上拉電平的時間差即為此數據包的傳輸時間，測試平臺如圖7所示。

圖6 Tsi578復位流程

圖7 實驗測試平臺

3.2 實驗結果及分析

由發(fā)射板和交換板進行的測試結果1如表2所示。

使用同樣的測試方法，選用一塊接收板和交換模塊來完成數據通路的搭建測試結果2，如表3所示。

表2 SRIO數據傳輸測試結果1

表3 SRIO數據傳輸測試結果2

表中括號內的數據為加上此次傳輸所包含的包頭字節(jié)數。由圖1的SRIO包格式可知，每包數據包含8 Byte包頭，且SRIO協(xié)議規(guī)定每次傳輸的數據包負載最大為256 Byte，故當DMA傳輸量大于256 Byte時，將會進行分包傳輸，包含多個包頭數據。計算過程中沒有考慮8B/10B編碼器，認為SRIO總線的理論傳輸速率為1 Gb/s（1.25×0.8）。

由實驗結果可以看出：

第一，數據的傳輸速率基本與DMA傳輸量呈正相關，傳輸數據量達到1 024 Byte時，傳輸速率趨于平穩(wěn)且達到峰值，故建議在系統(tǒng)中對同一目的ID的數據進行組包后發(fā)送，避免頻繁發(fā)送小數據包。

第二，測量中出現(xiàn)差異明顯的現(xiàn)象，如傳輸512 Byte，耗時16 μs，速率明顯高于其他兩次測量，表明SRIO總線傳輸易受到外界環(huán)境的影響。當受到外界干擾嚴重時，將會產生數據重發(fā)，導致傳輸延時。因此，建議對含SRIO總線的電路板或機箱以封閉金屬外殼形成靜電屏蔽。對于傳輸距離較長時，可采用光電轉換器件，將電信號轉換為光信號，在信道條件較好的光纖中進行傳輸，以盡量減短金屬導線的長度。

第三，在兩次相同的環(huán)境下使用相同的方法對不同PCB板測試得到的結果不同，說明PCB設計時對SRIO總線的布局布線對SRIO的傳輸速率有明顯影響，應盡量降低SRIO總線受到的電磁干擾。因此，建議在PCB設計時采用各種高速走線的技巧，如減小同一PCB中長并聯(lián)線的長度和信號抑制線間的接近程度，高隔離度的信號抑制線應該走不同的層等。

4 結 語

本文提出一種基于Tsi578的多通道短波系統(tǒng)的數據交換模塊的設計方案，并給出交換模塊的SOPC設計和配置管理流程圖，最后對整個交換模塊進行連通性測試和傳輸速率測試，得出SRIO在實際應用中的三個問題及其優(yōu)化建議。SRIO總線作為唯一的系統(tǒng)互連國家標準，發(fā)展前景巨大。SRIO互連結構的研究對SRIO在大型系統(tǒng)中的應用意義重大，特別是使用SRIO總線技術和對系統(tǒng)結構的合理布局，值得深入研究。

[1] 章宇兵,張浩,廖桂生.任意分散布陣短波通信干擾機空間功率合成技術[J].西安電子科技大學學報:自然科學版,2006,33(01):150-154. ZHANG Yu-bing,ZHANG Hao,LIAO Gui-sheng.A Technology of Spatial Power-combination for the RanDom Decentralized Jammer Array[J].Journal of Xidian University(Natural Science),2006,33(01):150-154.

[2] 鄧冉,高俊,屈曉旭.相控陣短波發(fā)信系統(tǒng)相位校正方案設計[J].通信技術,2015,48(10):1129-1133. DENG Ran,GAO Jun,Qu Xiao-xu.Phase Correction Schemeof Phased Array Shortwave Transmitting System[J].Communications Technolo-gy,2015, 48(10):1129-1133.

[3] 何憲文,高俊,屈曉旭等.多信道射頻信號相位檢測技術的研究與實現(xiàn)[J].通信技術,2014,47(05):478-482. HE Xian-wen,GAO Jun,Qu Xiao-xu,et al.Research and Realization of Phase Detection Technology for Multichannel RF Signal[J].Communications Technology,2014,47(05):478-482.

[4] 劉琳.基于RapidIO的高數數據傳輸系統(tǒng)設計[D].哈爾濱:哈爾濱工程大學,2013. LIU Lin.The Design of High-speed Data Transmission System Based on RapidIO[D].Harbin:Harbin Engineering University,2013.

[5] Fuller Sam.Anatomy of A Forward-looking Open Standard RapidIO[J].Computer,2002,35(01):140-234.

[6] 張娟娟.RapidIO高速串行總線的研究和實現(xiàn)[D].長沙:湖南大學,2011. ZHANG Juan-juan.Study and Implementation of RapidIO High Speed Serial Bus[D].Changsha:Hunnan University,2011.

[7] 李少龍,高俊,婁景藝等.基于SRIO總線的數字信號處理系統(tǒng)的實現(xiàn)[J].通信技術,2012,45(05):101-103. LI Shao-long,GAO Jun,LOU jing-yi,et al.Implementation of Digital Signal Processing System based on SRIO Bus[J].Communication Technology,2012, 45(05):101-103.

[8] 鄧豹.RapidIO交換互連與配置管理研究[J].航空計算技術,2014,44(02):124-127. DENG Bao.Resaerch on RapidIO Switched Interconnect and Configuration Management[J].Aerobautical Computing Technique,2014,44(02):124-127.

[9] 汪星宇.RapidIO技術在信號處理系統(tǒng)中的應用于研究[D].南京:南京理工大學,2009. WANG Xing-yu.The Application and Research of RapidIO Technology in Signal Processing System[D]. Nanjing:Nanjing University of Science and Technology,2009.

王青波（1992—），男，碩士研究生，主要研究方向為數字通信、軟件無線電；

高 ?。?957—），男，博士生導師，教授，主要研究方向為通信理論與技術；

婁景藝（1979—），女，碩士生導師，副教授，主要研究方向為衛(wèi)星通信。

Design and Implementation of Switch Module for Multichannel Short-wave Communication System based on Tsi578

WANG Qing-bo,GAO Jun,LOU Jing-yi
(College of Electronic Engineering,Naval University of Engineering,Wuhan Hubei 430033,China)

In order to apply Serial RapidIO bus(SRIO) bus and phased array technology to multichannel short-wave communication system, the design and implementation of RapidIO interconnect switch system based on Tsi578 is proposed, and the test of SRIO's transmission speed in the system. This switch module adopts DSP + FPGA structure, thus is easy for system maintenance and expansibility, and improves system flexibility and operation officiency. The test indicates that this switch module can work normally and reliably.There exists a linear relationship between transmission speed and the size of packet, and it could reach the peak value of 496.9412 Mbps when the size of packet is 1024 Byte. This paper also discusses several performance optimization strategies in SRIO engineering application．

Tsi578; SRIO; switch; short-wave communication

TN915.05

A

1002-0802(2016)-07-0937-06

10.3969/j.issn.1002-0802.2016.07.026

2016-03-13;

2016-06-09 Received date:2016-03-13;Revised date:2016-06-09