基于SOPC的8通道地震數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

孫富津，張林行，曹家銘，杜赫然

（吉林大學(xué)地球信息探測儀器教育部重點(diǎn)實(shí)驗(yàn)室，國家地球物理探測儀器工程技術(shù)研究中心，吉林 長春 130061）

基于SOPC的8通道地震數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

孫富津，張林行，曹家銘，杜赫然

（吉林大學(xué)地球信息探測儀器教育部重點(diǎn)實(shí)驗(yàn)室，國家地球物理探測儀器工程技術(shù)研究中心，吉林 長春 130061）

針對多通道地震儀在并行數(shù)據(jù)采集和降低功耗方面所面臨的問題，提出基于可編程片上系統(tǒng)（system on a programmable chip，SOPC）的多通道數(shù)據(jù)并行采集方案。該采集系統(tǒng)包括前端采集電路、以太網(wǎng)通信電路以及FPGA主控制系統(tǒng)，采集電路包括模擬開關(guān)、程控放大器、前端調(diào)理電路以及A/D、D/A轉(zhuǎn)換器。基于FPGA控制系統(tǒng)開發(fā)符合AMBA（advanced microcontroller bus architecture）總線標(biāo)準(zhǔn)的多通道并行采集控制器IP核。通過對采集系統(tǒng)進(jìn)行測試，證明該采集系統(tǒng)能夠穩(wěn)定可靠運(yùn)行，可實(shí)現(xiàn)并行數(shù)據(jù)同步采集，有效降低地震儀功耗，整機(jī)功耗為2.38W。

可編程片上系統(tǒng)；低功耗；IP核；數(shù)據(jù)采集

0　引　言

地震勘探是一種常用的地球物理勘探方法，通常需要在多個(gè)地點(diǎn)進(jìn)行數(shù)據(jù)的同步采集和傳輸，需要多條測線測量，一次地震勘探所涉及的數(shù)據(jù)采集范圍可達(dá)幾平方公里或數(shù)十平方公里，且工作環(huán)境惡劣。對于大型陸上地震勘探系統(tǒng)，功耗是一個(gè)重要問題，既直接決定整個(gè)勘探系統(tǒng)可連續(xù)工作時(shí)間，也會影響系統(tǒng)所需采取的供電方式。作為陸上地震勘探系統(tǒng)中數(shù)量最多的采集站，其功耗水平?jīng)Q定了整個(gè)地震勘探系統(tǒng)的功耗水平。相比于國外先進(jìn)的地震數(shù)據(jù)采集系統(tǒng)，如法國Sercel公司的428系列陸上地震數(shù)據(jù)采集系統(tǒng)，我國國內(nèi)研發(fā)的地震勘探儀器依然存在很大差距，特別是在功耗、體積方面難以滿足勘探的需求[1]。以吉林大學(xué)自主研制的有線遙測地震儀GEIST438系統(tǒng)為例，基于ARM（AT91RM9200）處理器，結(jié)合24位高精度A/D及FPGA可實(shí)現(xiàn)8通道地震數(shù)據(jù)同步采集，整機(jī)額定功耗達(dá)到4W，因此整套儀器需配備大容量電池，導(dǎo)致野外工作便攜性較差。

針對目前地震勘探儀器所面臨的功耗問題，本文提出基于SOPC技術(shù)實(shí)現(xiàn)地震數(shù)據(jù)的采集。SOPC采用FPGA作為SOC（system on a chip）實(shí)現(xiàn)載體，可實(shí)現(xiàn)單個(gè)硅片的復(fù)雜系統(tǒng)設(shè)計(jì)，內(nèi)置處理器、存儲器、IO接口等系統(tǒng)所需模塊[2]。

1　系統(tǒng)總體設(shè)計(jì)

地震數(shù)據(jù)采集系統(tǒng)主要完成地震數(shù)據(jù)的采集、存儲和傳輸。本采集系統(tǒng)主要由模擬濾波網(wǎng)絡(luò)、模擬開關(guān)、信號調(diào)理電路、24位A/D轉(zhuǎn)換電路、測試信號發(fā)生電路、以太網(wǎng)通信電路以及FPGA主控系統(tǒng)等組成。主控系統(tǒng)基于半導(dǎo)體Microsemi公司低功耗FPGA芯片實(shí)現(xiàn)，內(nèi)置高效運(yùn)算處理能力的ARM Cortex-M3處理器，配有片內(nèi)Flash、片內(nèi)RAM及以太網(wǎng)MAC控制器IP核，同時(shí)可在SOPC嵌入式系統(tǒng)中開發(fā)同步數(shù)據(jù)采集模塊。整個(gè)采集系統(tǒng)工作流程為檢波器首先將地面震動信號轉(zhuǎn)換為微弱的電信號，經(jīng)信號調(diào)理電路后送入24位高精度Δ-Σ A/D，F(xiàn)PGA主控系統(tǒng)接收采集來的數(shù)據(jù)，并進(jìn)行數(shù)據(jù)的暫存及打包傳輸，F(xiàn)PGA主控系統(tǒng)還需驅(qū)動系統(tǒng)測試電路產(chǎn)生正弦信號，用于地震儀自檢，以及配置前端調(diào)理電路增益和完成對A/D的初始化、參數(shù)設(shè)置、狀態(tài)控制等。地震數(shù)據(jù)采集系統(tǒng)總體設(shè)計(jì)原理圖如圖1所示。

圖1　采集系統(tǒng)結(jié)構(gòu)框圖

2　系統(tǒng)硬件結(jié)構(gòu)設(shè)計(jì)

2.1數(shù)據(jù)采集模塊

模擬信號調(diào)理電路包括模擬濾波網(wǎng)絡(luò)及前置放大電路，模擬濾波網(wǎng)絡(luò)由輸入信號保護(hù)電路及RC低通濾波網(wǎng)絡(luò)組成，前置放大電路由程控放大器、低通濾波電路及運(yùn)算放大器組成，電路結(jié)構(gòu)如圖2所示。輸入信號保護(hù)電路使用瞬態(tài)抑制二極管（TVS），主要為了消除瞬時(shí)尖峰脈沖，具有響應(yīng)時(shí)間短、漏電流小、瞬時(shí)功率大、體積小等優(yōu)點(diǎn)。RC低通濾波網(wǎng)絡(luò)可壓制高頻共模干擾，RC阻抗匹配。程控放大器選用低噪聲可編程增益放大器PGA205，PGA205低頻端具有較低的噪聲水平以及較高的共模抑制能力，適用于差分輸入信號的檢測。FPGA主控系統(tǒng)可通過對PGA205兩個(gè)控制信號端的配置，實(shí)現(xiàn)1、2、4、8倍的增益[3-4]。為了進(jìn)一步縮小帶寬，抑制通帶外噪聲，模擬信號經(jīng)程控放大器輸出后低通濾波，并通過運(yùn)算放大器AD712進(jìn)一步放大后傳輸給A/D轉(zhuǎn)化電路。

圖2　模擬信號調(diào)理電路結(jié)構(gòu)框圖

2.2測試信號發(fā)生電路

測試信號發(fā)生電路包括24位D/A轉(zhuǎn)換器、低通濾波電路及二階有源低通濾波電路。D/A采用CIRRUS LOGIC公司生產(chǎn)的24位高精度Δ-Σ數(shù)模轉(zhuǎn)換器CS4344，該轉(zhuǎn)換器具有105 dB動態(tài)范圍，總諧波失真+噪聲（TND+N）為-95dB，采樣頻率可達(dá)到192kHz自動檢測，體積小，成本低等特點(diǎn)。二階有源低通濾波電路由RC低通濾波電路和同相比例放大電路組成，輸入阻抗高，輸出阻抗低。

2.3網(wǎng)絡(luò)接口模塊

本設(shè)計(jì)網(wǎng)絡(luò)芯片采用 MICREL公司的KSZ8051MNL，該芯片具有通用處理器接口、1個(gè)10/100M PHY，功耗平均值為162 mW，是一款低功耗高性能的網(wǎng)絡(luò)控制器。該采集系統(tǒng)需配置兩個(gè)以太網(wǎng)通信接口，兩個(gè)接口采用相同設(shè)計(jì)，接口電路原理圖如圖3所示。

2.4SOPC設(shè)計(jì)

FPGA硬件設(shè)計(jì)基于Microsemi公司的SOPC開發(fā)軟件，Microsemi公司為SOPC設(shè)計(jì)提供眾多的IP核，可直接調(diào)用。FPGA芯片采用針對SOC設(shè)計(jì)的Smartfusion2系列FPGA M2S050，具有低功耗、高可靠性及高安全性，內(nèi)嵌有166MHz ARM Cortex-M3硬核處理器和1314 Kb的RAM，邏輯資源數(shù)達(dá)到56340，I/O數(shù)多達(dá)377個(gè)，可以滿足本系統(tǒng)的設(shè)計(jì)需求。

圖3　KSZ8051MNL接口電路原理圖

2.4.1采集模塊控制器IP核設(shè)計(jì)

為實(shí)現(xiàn)多路24位A/D串行數(shù)據(jù)的讀出和緩存，需在SOPC系統(tǒng)中開發(fā)帶有AMBA總線接口的多道數(shù)據(jù)并行采集控制IP核，完成對采集電路和系統(tǒng)測試信號發(fā)生電路的驅(qū)動，數(shù)據(jù)讀出，緩存以及與處理器通信等[5]。IP核控制器采用VHDL硬件描述語言編寫，內(nèi)部共分為7個(gè)功能模塊：時(shí)鐘模塊、系統(tǒng)控制、系統(tǒng)狀態(tài)、開關(guān)控制、A/D接口、D/A接口、AMBA總線接口。時(shí)鐘模塊負(fù)責(zé)產(chǎn)生A/D、D/A所需的時(shí)鐘以及系統(tǒng)時(shí)鐘（內(nèi)部FIFO使用）。系統(tǒng)控制模塊負(fù)責(zé)產(chǎn)生A/D、D/A復(fù)位信號及FPGA內(nèi)部中斷信號。系統(tǒng)狀態(tài)模塊負(fù)責(zé)讀取A/D、D/A接口模塊狀態(tài)信息，開關(guān)控制模塊用于生成模擬開關(guān)（ADG201)控制信號，決定工作于采集模式還是自檢模式。A/D接口模塊負(fù)責(zé)將4路A/D輸入的串行信號轉(zhuǎn)成并行信號，并緩存到IP核內(nèi)部FIFO中。D/A接口模塊負(fù)責(zé)將內(nèi)部FIFO中的并行數(shù)據(jù)轉(zhuǎn)換成串行輸出給D/A，用于采集系統(tǒng)自檢。SOPC系統(tǒng)內(nèi)部采用ARM公司AMBA標(biāo)準(zhǔn)總線連接，因此IP核模塊需開發(fā)符合AMBA總線標(biāo)準(zhǔn)的總線接口，實(shí)現(xiàn)采集部分、外部存儲器、處理器間的數(shù)據(jù)傳輸及命令控制。采集控制器內(nèi)部功能模塊組成及其外部接口如圖4、圖5所示。

圖4　采集控制器內(nèi)部功能模塊組成

圖5　采集控制器外部接口

2.4.2SOPC系統(tǒng)硬件配置

SOPC系統(tǒng)結(jié)構(gòu)包括：Cortex-M3處理器、采集模塊控制器、AMBA總線、以太網(wǎng)MAC、UART、片內(nèi)SRAM、片外存儲控制器（MemCtrl）、中斷控制（Interrupt）及定時(shí)器（Timer）。在本系統(tǒng)中，Cortex-M3處理器作為實(shí)現(xiàn)控制的中央處理器，具有低成本、低功耗等特點(diǎn)。AMBA總線是連接片上處理器和其他IP模塊的總線協(xié)議，規(guī)定了主部件和從部件之間進(jìn)行連接的端口和通信的時(shí)序，以構(gòu)成片上可編程系統(tǒng)（SOPC）。AMBA總線定義了高級高性能總線AHB和高級外設(shè)總線APB，分別用于高性能、高時(shí)鐘頻率的系統(tǒng)模塊和低功耗外設(shè)模塊[6]。按照系統(tǒng)的硬件規(guī)劃，SOPC系統(tǒng)硬件結(jié)構(gòu)示意圖如圖6所示。

圖6　SOPC系統(tǒng)硬件結(jié)構(gòu)

3　系統(tǒng)軟件設(shè)計(jì)

軟件設(shè)計(jì)主要是利用Microsemi公司提供的SoftConsole IDE開發(fā)工具完成，采用uClinux嵌入式操作系統(tǒng)，使用標(biāo)準(zhǔn)的socket接口來實(shí)現(xiàn) TCP/IP操作[7]。軟件主要由網(wǎng)絡(luò)建排、數(shù)據(jù)采集、網(wǎng)絡(luò)傳輸3個(gè)任務(wù)組成。網(wǎng)絡(luò)建排由主機(jī)以廣播方式發(fā)起，實(shí)現(xiàn)采集站網(wǎng)絡(luò)接口IP地址的分配，為方便野外施工，兩個(gè)網(wǎng)絡(luò)具有相同的功能，施工時(shí)可隨意排列。數(shù)據(jù)采集負(fù)責(zé)將A/D輸出數(shù)據(jù)通過PIO口采集到FPGA內(nèi)部FIFO中。網(wǎng)絡(luò)傳輸任務(wù)負(fù)責(zé)將采集數(shù)據(jù)發(fā)送到上位機(jī)[8]。系統(tǒng)軟件主函數(shù)流程圖如圖7所示。

圖7　系統(tǒng)主函數(shù)流程圖

4　實(shí)驗(yàn)結(jié)果及對比

降低采集系統(tǒng)功耗是研究的主要內(nèi)容及實(shí)現(xiàn)目標(biāo)，在正常工作情況下，對采集系統(tǒng)單通道模擬電路、測試信號發(fā)生電路、以太網(wǎng)通信電路、控制系統(tǒng)進(jìn)行了功耗測試。每個(gè)通道由模擬開關(guān)、可變增益前置放大器、單端轉(zhuǎn)差分用放大器和ADC組成。測得單通道模擬電路總功耗約為115mW，8個(gè)通道總功耗為920mW。主控系統(tǒng)靜態(tài)功耗約為315mW，動態(tài)功耗約為195mW，總功耗為510mW。FPGA外圍電路包括片外存儲器總功耗約為450mW。整機(jī)功耗測試結(jié)果如表1所示。

表1　整機(jī)功耗測試

表2　國內(nèi)外同類儀器功耗對比

相比于Sercel公司的428L采集系統(tǒng)，我國國內(nèi)研發(fā)的地震勘探儀器依然存在很大差距，特別是在低功耗方面，與實(shí)驗(yàn)室現(xiàn)有GEIST438有線遙測地震儀相比，整機(jī)功耗明顯降低，滿足設(shè)計(jì)要求，證明采用SOPC技術(shù)可有效降低采集系統(tǒng)功耗。表2為本采集系統(tǒng)同國內(nèi)外同類儀器簡要參數(shù)對比。

5　結(jié)束語

為解決多通道遙測地震儀功耗高、體積大、野外施工不便等問題，本設(shè)計(jì)基于SOPC嵌入式系統(tǒng)，實(shí)現(xiàn)多通道地震數(shù)據(jù)并行采集和以太網(wǎng)傳輸，設(shè)計(jì)了低噪聲數(shù)據(jù)采集和調(diào)理電路、采集模塊組控制器IP核以及FPGA主控制系統(tǒng)。經(jīng)過實(shí)驗(yàn)驗(yàn)證，本系統(tǒng)相比于傳統(tǒng)基于ARM和FPGA實(shí)現(xiàn)的采集控制系統(tǒng)，可有效減小儀器體積，降低系統(tǒng)功耗，整機(jī)總功耗低于3W，系統(tǒng)穩(wěn)定性及實(shí)時(shí)性均滿足設(shè)計(jì)要求，同時(shí)具有設(shè)計(jì)靈活、擴(kuò)展性好等特點(diǎn)，可方便系統(tǒng)后續(xù)完善及升級工作。

[1]QI S Z，MING D，JIAN G，et al.Development of a new seismic-data acquisition station based on systemon-a-programmable-chiptechnology[J].Annalsof Geophysics，2013，56（3）：1861-1867.

[2]黃建宇.高準(zhǔn)確度低功耗分布式地震采集站的研制[D].北京：中國地質(zhì)大學(xué)，2014.

[3]王銳，雷金奎.基于軟核Nios II的SOPC數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)[J].計(jì)算機(jī)測量與控制，2008（8）：1199-1201.

[4]馬駿，尉廣軍.基于SOPC的以太網(wǎng)遠(yuǎn)程數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)[J].電子設(shè)計(jì)工程，2012（4）：69-72.

[5]劉勇，庹先國，李懷良，等.基于SOPC的地震數(shù)據(jù)并行采集控制器設(shè)計(jì)[J].自動化與儀表，2012，27（5）：36-38.

[6]Microsemi Corporation.SmartFusion2 SoC FPGA Progra mming User’s Guide[EB/OL].（2014-9-21）[2015-06-17]. http：//www.microsemi.com/products/fpga-soc/soc-fpga/sf2docs# documents.

[7]QIUCF，LIUWZ，XU G H，et al.Design of Online Reconstructable SOPC System Based on TCP/IP[J]. International Conference on Measuring Technology and Mechatronics Automation，2010（1）：1022-1025.

[8]楊銳.SoPC技術(shù)在工程地震儀中的應(yīng)用研究[D].北京：中國地質(zhì)大學(xué)，2012.

[9]SercelInc.428XLSpecifications[EB/OL].（2013-3-5）[2015-06-17].http：//www.sercel.com/products/Lists/Product Specification.

[10]李懷良.復(fù)雜山地多波寬頻帶地震數(shù)據(jù)采集關(guān)鍵技術(shù)研究[D].成都：成都理工大學(xué)，2013.

[11]張林行.基于接力式以太網(wǎng)的可控震源地震勘探數(shù)據(jù)傳輸技術(shù)研究[D].長春：吉林大學(xué)，2007.

（編輯：劉楊）

Design of eight-channel seismic data acquisition system based on SOPC

SUN Fujin，ZHANG Linhang，CAO Jiaming，DU Heran
（Key Lab of Geo-exploration Instrumentation，Ministry of Education，National Engineering Research Center of Geophysics Exploration Instruments，Changchun 130061，China）

A SOPC（System on a Programmable Chip）-based solution for multi-channel parallel data acquisition Is introduced to solve the problems in multi-channel parallel data acquisition of seismograph and to lower power consumption in this process.This acquisition system includes a front-end acquisition circuit，Ethernet communication circuit and a FPGA main control system. The acquisition circuit is composed of an analog switch，a programmable amplifier，front-end signal conditioning circuit，an A/D convertor，and a D/A convertor.Based on the main control systemofFPGA，anIPcoreisdesignedtoacquiredatainaccordancewiththeAMBA（AdvancedMicrocontrollerBusArchitecture）standard.Experimentsdemonstratethatthis acquisition system can run stably and smoothly，collect parallel data synchronously，greatly reduce power consumption of seismographs to 2.38W as a whole.

SOPC；lower power consumption；IP core；data acquisition

A

1674-5124（2016）03-0073-04

10.11857/j.issn.1674-5124.2016.03.017

2015-05-16；

2015-06-21

國土資源部公益性行業(yè)科研專項(xiàng)經(jīng)費(fèi)項(xiàng)目（201311195）

孫富津（1990-），男，黑龍江齊齊哈爾市人，碩士研究生，專業(yè)方向?yàn)橛芯€遙測地震儀控制系統(tǒng)。

張林行（1977-），男，山東濰坊市人，副教授，碩士研究生導(dǎo)師，博士，主要從事地球物理探測儀器的研究與應(yīng)用。