淺談CPU的架構

李鵬

摘 要：CPU的架構就好比一座房子的框架，它決定了使用該架構的處理器的整體性能。目前世界上有很多處理器，而處理器的架構卻只有幾種，可見架構作為中央處理器的基礎，對于處理器的整體性能起到了決定性的作用。

關鍵詞：CPU；處理器架構；各個架構的特點

中央處理器（CPU）是計算機中最重要的一個部分，其硬件主要由控制器、運算器、存儲器、輸入設備和輸出設備五部分組成，而CPU的最重要基礎便是CPU架構。對于CPU架構，簡單來說就是CPU核心的設計方案，不同架構的處理器同主頻下，性能差距可以達到2-5倍，可見架構對于CPU的重要性。

目前全球有四大處理器架構，分別為X86架構、ARM架構 、MIPS架構和POWER架構，其中X86架構屬于復雜指令集，而ARM架構 、MIPS架構、POWER架構屬于精簡指令集。目前電腦上的CPU架構基本上都是基于X86架構設計的，而移動通訊領域很多使用的是ARM架構的處理器。ARM架構廣泛地使用在許多嵌入式系統設計中，目前ARM架構占了所有32位嵌入式處理器75%的比例，使它成為全世界使用最多的的32位架構之一。MIPS架構廣泛使用在網絡設備、個人娛樂裝置、電子產品以及商業裝置等小型設備上，最早的MIPS架構是32位，最新的版本已經變成64位，而且我國的龍芯使用的便是MIPS架構。由于POWER架構構成的處理器具有結構簡單和高效率的特點，因此POWER架構的處理器在各個領域被廣泛使用。

ARM架構是一個32位精簡指令集（RISC）處理器架構，它有一些RISC所共有的特性，例如①固定的32 bits 操作碼長度，降低編碼數量所產生的耗費，減輕解碼和流水線化的負擔。②它的指令大多均為一個CPU周期執行。③ARM架構是讀取/儲存架構。④它不支援地址不對齊內存存取。⑤大量的16 × 32-bit 寄存器陣列⑥其指令集屬于正交指令集。

MIPS架構是一種采用精簡指令集（RISC）的處理器架構，它的基本特點是：包含大量的寄存器、指令數和字符、可視的管道延時時隙，這些特性使MIPS架構能夠提供最高的每平方毫米性能和當今SoC設計中最低的能耗。

MIPS32架構基于一種固定長度的定期編碼指令集，并采用導入/存儲數據模型。其算術和邏輯運算采用三個操作數的形式，允許編譯器優化復雜的表達式。而且它還帶有32個通用寄存器，讓編譯器能夠通過保持對寄存器內數據的頻繁存取進一步優化代碼的生成性能。

POWER架構是1991年由Apple、IBM、Motorola組成的AIM聯盟所發展出的微處理器架構。它是IBM開發的一種基于RISC指令系統的架構，相對于X86架構的處理器，采用POWER架構的處理器具有結構簡單和高效率的特點。POWER4，POWER5，POWER6以及POWER7處理器和其他廠商生產的POWER PC處理器都是采用這個架構的。

1978年6月8日，Intel發布了新款16位微處理器8086，8086處理器采用了X86架構，這也是X86架構首次應用在CPU中，隨后X86架構便廣泛應用在Intel生產的各種CPU上。 X86指的是特定微處理器執行的一些計算機語言指令集，定義了芯片的基本使用規則。由于X86構架的處理器芯片在性能上比較強勁，善于執行復雜工作，X86架構比ARM架構系統在性能方面要快得多、強得多。因此，當Intel進軍移動市場領域后，只推出的雙核芯片就可以媲美ARM構架的四核芯片性能。

個人電腦上的CPU架構，其實都是基于X86架構設計的，近幾年比較著名的X86架構有Intel的Netburst、Core、Nehalem，以及AMD的K8。下面詳細介紹一下Core架構。

Core微架構全部采用65nm制造工藝，晶體管數量達到2.91 億個，核心尺寸為143平方毫米，性能提升40%，能耗降低40%，主流產品的平均能耗為65瓦特，頂級的X6800也僅為75瓦特，前端總線提升至1066Mhz（Conroe），1333Mhz（Woodcrest），800Mhz（Merom）。該架構擁有雙核心、64bit令集、4發射的超標量體系結構和亂序執行機制等技術，支持包括SSE4在內的Intel所有擴展指令集。為了提高兩個核心的內部數據交換效率采取共享式二級緩存設計，2個核心共享4MB或2MB的 二級緩存，其內核采用高效的14級有效流水線設計，每個核心都內建32KB一級指令緩存與32KB一級數據緩存，而且2個核心的一級數據緩存之間 可以直接傳輸數據。

一、Core架構的特點：

1、超強的四組指令編譯器。Core微架構采用了四組指令編譯器，也就是四組解碼單元，這四組解碼單元由三組簡單解碼單元與一組復雜解碼單元組成。

2、流水線明顯縮短。我們都知道，流水線越長，頻率提升潛力越大，但是一旦分支預測失敗或者緩存不中的話，所耽誤的延遲時間越長。因此對于Conroe來說，14級流水線的效率要比Prescott核心的31級要高很多，延時卻要低得多。

3、更強大的內存I/O能力。Core微架構采用大容量的共享式二級緩存，這種設計不僅減少了緩存訪問延遲，提高了緩存的利用率，而且還可以使單個核心享用完全的4MB緩存。二、Core架構相比于其他架構所具有的優勢：

1、高級智能快速緩存

Core架構使用了雙核共享二級緩存的方案，它可以避免緩存作頻繁的同步更新，增強了雙核的協作效率。

2、智能電源管理

由于core采用了智能型電源管理，使Core架構的產品有非常低的功耗表現，Core架構的智能電源管理具體來說有以下幾個方面。

①分離式前端總線。Core架構引入分離式前端總線設計，當前端總線傳輸的數據并不多時，前端總線只會開啟32位，另外32位暫時處于關閉狀態，而當傳輸數據較多時，全部的傳輸線路又會被開啟，這有效減少了前端總線的無謂能源消耗。

②更精確的運行溫度控制。Core架構在CPU內的數個熱點放置了數字熱量傳感器，通過專門的控制電路，CPU可以精確獲知當前的發熱量并迅速調整好運作模式。

③動態激活/關閉功能單元。有時候CPU內部的部分邏輯單元并沒有處于激活的狀態，如果可以在需要的時候才讓它們運轉，不需要的時候讓它們暫時休眠一下，那么CPU就可以進一步減少無意義的能源消耗。Core架構的動態激活/關閉功能單元就可以達到上述的目的，因而由Core架構構成的CPU就可以降低很多的功耗。

3、超寬動態執行單元

①超寬的解碼單元。在設計Core的架構時，Intel讓解碼器回歸到傳統的“簡單-復雜”專用體系，Core架構的解碼器數量被提升至4個，其中復雜解碼器仍為1個，但簡單解碼器增至3個。

②強化的指令預取能力。Core架構的指令預取單元每次可以從一級緩存中獲得6個X86指令，由此滿足了指令解碼器的需求。

③ 整數執行單元的優化。Core 微架構所擁有的3個64bit的整數執行單元并非完全相同。與解碼單元部分類似，3個整數執行單元也分為1個復雜整數執行單元和2個簡單整數執行單元。

④浮點執行單元的特殊設計。Core 微構架擁有2個浮點執行單元，位于端口0的浮點執行單元負責加減等簡單的浮點運算，而端口1的浮點執行單元則負責乘除等浮點運算。

CPU的架構是整個CPU設計的核心和靈魂，其設計涉及到很多的知識，運行機制也很復雜。以上關于CPU架構的介紹，僅是作者對CPU架構的一點淺顯的認識，不足之處，還請讀者批評指正。