X波段有源相控陣雷達子陣驅動延時組件的設計與實現

李樹良，朱潤月，劉　楊

(1. 南京電子技術研究所，　南京 210039;　2. 酒泉衛星發射中心，　甘肅 酒泉 735000)

?

X波段有源相控陣雷達子陣驅動延時組件的設計與實現

李樹良1，朱潤月2，劉楊1

(1. 南京電子技術研究所，南京 210039;2. 酒泉衛星發射中心，甘肅 酒泉 735000)

分析了X波段有源相控陣雷達子陣驅動延時組件的功能及其工作原理，介紹了驅動延時組件高精度與小型化設計的實現方式。針對任務需求，設計并實現了一種集成五位延時、收/發增益補償功能的驅動延時組件。根據實測結果，該驅動延時組件接收增益為16 dB±1 dB，發射功率為27.5 dBm±0.5 dBm，延時切換時幅度精度≤±0.8 dB，相位精度≤±5°。

子陣；驅動延時；高精度；小型化

0　引　言

隨著雷達技術水平的提高，相控陣雷達的寬帶化成為目前發展趨勢。與傳統窄帶雷達相比，寬帶雷達具有精度高、抗干擾能力強等優點。雷達瞬時帶寬的提高，會產生寬帶大掃描角度帶來的波束空間指向色散問題。為解決這一問題，需要對相控陣天線接收/發射信號進行延時補償。若對每個天線通道信號均進行延時補償，會較大程度上增加天線陣面的成本。在子陣級加入延時線，即可對波束指向精度有著明顯提高，又能兼顧延時線的應用成本[1-3]。

目前國內外文獻中，實現延時補償主要有微帶傳輸線[3-4]、慢波傳輸線[5]、左手傳輸線[6]等方式。微帶傳輸線方式結構簡單，易于實現，但體積較大不利于集成。慢波、左手傳輸線方式體積較小，但帶寬有限，帶內幅度平坦度較差。

本文采用微波多層工藝，選擇多層帶狀線傳輸線方式設計延時電路，在較小體積內實現了X波段4 GHz寬帶延時，并具備較好的帶內幅相特性。此外，本文將發射驅動、接收增益補償與延時電路一體化設計，一方面可以補償寬帶大角度掃描帶來的波束空間指向色散；另一方面補償延時帶來的損耗，有利于陣面收/發鏈路電設計。該組件輸出功率≥27 dBm、接收增益≥15dB，可實現步進0.1ns，延時量為0～3.1 ns，具備一定的實用性。

1　子陣驅動延時組件的功能

傳統的窄帶波束形成器中，每一個傳感器的信號都乘以復數加權系數而形成陣列天線的輸出信號。當信號帶寬增加時，由于天線修正的相位和頻率不構成函數關系，窄帶波束形成器的性能開始惡化，所以，對于信號傳輸中不同的頻率成分來說相位響應會有所變化[7]。因此，處理寬帶、超寬帶陣列信號時必須將每個天線單元收發信號之間的時延差補償到合理的范圍。以接收天線為例，如圖1所示。

圖1　引入延時線補償后的陣列天線示意圖

假設第n路天線陣元的接收信號為xn(t)，由于存在時延，則

(1)

式中：τn為第n路天線接收信號時延；d為陣元間距；θ為陣元垂直方向與接收信號夾角；n=1,2,…,N，N為陣元總數量。

對每個天線接收信號進行時延補償，去除時延值

(2)

則補償后的信號為

x1(t-T0)

(3)

可以求得合成信號為

(4)

因此，時延補償技術可以消除陣列天線孔徑效應引起的波束色散并補償孔徑渡越時間。在實際工程應用中，隨著對延時總量要求的增加，延時線的體積、成本與電損耗不可忽略。若對每個通道均進行延時補償，會較大程度上增加天線陣面的成本。因此，一般在子陣級加入延時線。同時，為了兼顧收/發鏈路電平設計并補償延時線帶來的損耗，將延時電路與收/發放大電路集成設計，形成子陣驅動延時組件。

子陣驅動延時組件在天線陣面中的位置與功能，如圖2所示，由陣列天線接收到的信號經T/R通道放大后通過合成網絡，然后進入子陣驅動延時組件進行增益補償與延時，一定數量的有源子陣接收信號合成后進入接收機。發射信號通過陣面網絡分配至各個有源子陣，然后進入驅動延時組件進行信號放大與延時，再分配至每個T/R通道放大后由天線輻射而出。

圖2　天線陣面示意圖

2　子陣驅動延時組件的原理與設計

根據天線陣面的應用需求，對子陣驅動延時組件的設計提出的要求有：

1)驅動延時組件需實現五位延時功能，接收增益≥15 dB，發射輸出功率≥27 dBm；

2)驅動延時組件需具備較高的延時精度，延時幅度精度≤±1 dB，延時相位精度≤±12°；

3)驅動延時組件體積盡可能小，以便于子陣集成與裝配。

2.1組件原理設計

根據子陣驅動延時組件的設計要求，我們設計的驅動延時組件原理圖，如圖3所示。子陣驅動延時組件集成了發射驅動、接收增益補償與五位延時功能。為滿足接收增益與發射輸出功率的要求，發射鏈路采用了三級功率放大器，接收鏈路采用兩級低噪聲放大器。同時，在組件內部電平分配時，將放大器采用延時電路隔開。一方面可以拉大放大器之間的物理間距；另一方面可避免增益電路過于集中，防止自激，增加組件的穩定性。

圖3　子陣驅動延時組件原理圖

五位延時電路主要由可以通過開關切換的參考/延時態位組成，共有1λ、2λ、4λ、8λ、16λ五種態位。以中心頻率f0=10 GHz為例，每增加一個λ，電延時量增加1/f0，即0.1 ns。延遲線工作在基態時，五個態位全部選擇走參考支路，此時延時量記為T0；工作在全延時態時，五個態位全部選擇走延時支路，此時時間延遲為T0+3.1 ns。因此，通過開關選通不同路徑，可以實現步進0.1 ns、延時量T0+(0～3.1 ns)的時間延遲。

2.2組件性能設計

延時開關切換時，延時電路產生的時延是由參考態與延時態的路程差來實現的，當時延量提高時，路程差也需對應增加，即延時態的傳輸電長度也需增加。這會帶來兩個問題：1)參考態與延時態的插入損耗不同；2)由于材料與加工帶來的誤差也隨之增加，這將使延時相位精度較難保證滿足指標。為此，本文設計了衰減電路補償參考/延時態之間的插損不一致性，并采用調相電路用于保證延時相位精度，如圖4所示。

圖4　衰減與調相電路在驅動延時組件中的應用

驅動延時組件內部包含開關二極管、電感、電容、放大器等射頻元器件，之間互相級聯會造成內部駐波的疊加。因此，為了保證在較寬的帶寬內具備較好的幅度、相位帶內平坦度，需要對組件內部電路進行優化。圖5為一切二開關與端口水平過度的級聯仿真結果，通過電路匹配與優化，可以將駐波控制在1.5以下。

圖5　級聯仿真結果

2.3組件實現工藝

驅動延時組件的小型化設計采用了微波多芯片組裝技術與微波多層印制板工藝。微波多芯片組裝技術包含微波多芯片貼裝技術與微波高密度互聯技術。驅動延時組件內部包含了延時開關、收發開關、放大器芯片、控制芯片、驅動芯片、環行器等多種元器件，因此，微波多芯片組裝技術使驅動延時組件的設計具備較高的一致性與可生產性。微波多層印制板工藝將多塊印制板黏合/層壓成一體，采用金屬化孔實現各層之間互聯，可以有效地減少電路設計面積。五位延時電路的小型化設計采用的微波多層板由五層介質層壓而成，之間采用半固化片黏合。如圖6所示，延時電路采用了兩層帶狀線與一層微帶線設計，可以較大程度節省設計面積。

圖6　延時電路的微波多層結構

3　子陣驅動延時組件的實現與測試

子陣驅動延時組件的實物圖如圖7所示，組件本體尺寸102 mm×45 mm×10 mm，重量≤120 g。

圖7　驅運延時組件實物圖

對驅動延時組件各延時狀態的接收增益與發射功率進行了測試，測試結果如圖8～圖10所示。根據測試結果可見驅動延時組件滿足指標要求。接收增益為16 dB±1 dB，發射功率為27.5 dBm±0.5 dBm，延時切換時幅度精度≤±0.8 dB，相位精度≤±5°。

圖8　各態接收增益實測曲線

圖9　各態移相精度實測曲線

圖10　發射輸出功率實測曲線

4　結束語

本文分析了子陣驅動延時組件在天線陣面中的功能，并根據陣面應用需求設計了一種集成五位延時、接收增益補償與發射功率放大的驅動延時組件。該組件具備較為平坦的帶內特性、較高的延時幅相精度與小型化的特點，已應用于X波段艦載有源相控陣雷達中。

[1]張金平，李建新，孫紅兵. 寬帶相控陣天線實時延時器分級應用研究[J]. 現代雷達，2010，32(7): 75- 78.

ZHANG Jinping, LI Jianxin, SUN Hongbing. A study on layered scheme of real-time delayers for the wideband phased array[J]. Modern Radar, 2010, 32 (7): 75-78.

[2]WILDEN H, SAALMANN O, SCHMIDT A, et al. A pod with a very long broadband time steered array antenna for PAMIR[C]// European Conference on Synthetic Aperture Radar. Friedrichshafen: IEEE Press, 2008: 1-4.

[3]WEIB M, SAALMANN O, ENDER J H G. A wideband phased array antenna for SAR application[C]// European Microwave Conference. Munich: IEEE Press, 2003: 511-514.

[4]梅亮，張華，王繼財. 共面波導交指慢波延遲線設計[J]. 固體電子學研究與進展，2012，39 (5): 489- 492.

MEI Liang, ZHANG Hua, WANG Jicai. Design of coplanar waveguide interdigital slow wave delay line[J]. Research&Progress of Solid State Electronics, 2012, 39 (5): 489-492.

[5]ZHANG J, ZHU Q, JIANG Q, et al. Design of time delay lines with periodic microstrip line and composite right/left-handed transmission line[J]. Microwave and Optical Technology Letters, 2009, 51 (7): 1679-1682.

[6]裴培，韓玉輝，王鵬毅. 超寬帶陣列天線的接收波束形成研究[J]. 無線電工程，2009，39(5): 18- 20.

PEI Pei, HAN Yuhui, WANG Pengyi. Study on receiving beam forming of ultra wideband array antenna[J]. Radio Engineering of China, 2009, 39(5): 18-20.

[7]李敏慧，江居德，朱力. 實時延遲線性能對SAR成像質量的影響分析[J]. 中國電子科學研究院學報，2007，6(6): 536-539.

LI Minhui, JIANG Jude, ZHU Li. Analyses of effect of real-time delay line performance on SAR imaging quality[J]. Journal of China Academy of Electronics and Information Technology, 2007, 6(6): 536-539.

李樹良男，1985年生，工程師。研究方向為雷達天線饋電技術。

朱潤月男，1984年生，雷達技師。研究方向為雷達陣面技術。

劉楊女，1982年生，高級工程師。研究方向為雷達天線收發組件技術。

Design and Realization of an X-band Subarray Drive Time-delay Module for Active Phased Array Radar

LI Shuliang1，ZHU Runyue2，LIU Yang1

(1. Nanjing Research Institute of Electronics Technology,Nanjing 210039, China) (2. Jiuquan Satellite Launch Center,Jiuquan 735000, China)

The function and working principle of the subarray drive time-delay module, applied in X-band multifunctional active phased array radar are analyzed. The solutions for high accuracy design and miniaturization of drive time-delay module are also introduced. According to the task requirements，a drive time-delay module is designed and realized, integrating 5-bit time-delay, receive and transmit gain compensation. According to the measured results, the drive time-delay module achieves the receive gain within 16 dB±1 dB, transmit power within 27.5 dBm±0.5 dBm，time-delay amplitude accuracy better than±0.8 dB and time-delay phase accuracy better than ±5°.

subarray; drive time-delay module; high accuracy; miniaturization

李樹良Email：shuliangli1985@126.com

2016-03-22

2016-05-23

TN959.71

A

1004-7859(2016)07-0052-03

·天饋伺系統·

DOI：10.16592/ j.cnki.1004-7859.2016.07.013