基于FPGA的便攜式課外實驗儀設計與實現

易　藝, 岳慶英, 郝建衛, 于新業

(桂林電子科技大學 信息科技學院， 廣西 桂林　541004)

?

基于FPGA的便攜式課外實驗儀設計與實現

易藝, 岳慶英, 郝建衛, 于新業

(桂林電子科技大學 信息科技學院， 廣西 桂林541004)

常用的信號源與示波器存在體積大、成本高、攜帶不便等問題,難以滿足學生的課外實驗所需。為了豐富學生的第二課堂,提高學生的動手實踐能力,設計了一種基于FPGA的便攜式課外實驗儀。該實驗儀具有信號源與示波器的功能,信號源可以產生正弦波、三角波和方波。經過實驗測試表明,該設計成本低,可靠性強,參數精度高,方便實用,能夠滿足學生課外實驗所需。

信號源； 數字示波器； NiosII軟核； 程控放大器； FPGA

近年來,國內開設電子專業的高等院校都在實施國家級、省部級大學生創新創業訓練計劃項目和舉辦校級以上的各種大學生電子設計競賽[1],激發學生的創新思維和創新意識,提高學生對理論知識的運用能力以及動手實踐操作能力。然而學生進行第二課堂的實驗、實訓等課外項目所使用的儀器設備只有自制的直流穩壓電源、電烙鐵和數字萬用表[2],平時只有在實驗室無課時才能去使用實驗室內的信號源、示波器、頻率計、掃頻儀等儀器，極大地影響了學生進行課外實踐項目訓練的積極性與課外實踐質量,不利于課外實踐項目的開展。而目前市場上具有信號源功能的便攜式數字示波器成本高,難以普及應用于學生的課外實驗與實訓[3]。為此設計了一種具有信號源與示波器功能的便攜式課外實驗儀,該儀器具有性能可靠、開發周期短、軟硬件升級方便、簡單實用等優點。

1　系統總體設計

為了節省成本,縮短研發周期,基于FPGA的便攜式課外實驗儀選用Altera公司的Cyclone III系列中的EP3C10E144C8芯片和Analog Devices公司的DDS芯片AD9834,采用自頂向下的設計方法[4],利用SOPC Builder構建NiosII軟核處理器作為微控制器,用Verilog HDL來描述系統所需的邏輯電路,用QuartusII9.0和Nios II 9.0 集成開發環境完成系統的編譯、綜合及仿真,把系統電路的各個邏輯電路、GPIO接口和軟核處理器集成到一塊FPGA芯片上,構成一個可編程的片上系統,從而提升了系統的處理速度和穩定性,降低了系統的功耗和成本。

該系統主要由控制與處理模塊、示波器電路模塊、信號源電路模塊和TFT觸摸顯示電路模塊構成，總體設計框圖見圖1。具體實現方法:第1步是搭建控制與處理模塊的硬件電路。利用Quartus II 9.0開發環境自帶的SOPC Builder在FPGA芯片上構建Nios II軟核處理器以及配置系統用到的所有GPIO接口,用Verilog HDL來完成系統所需的邏輯電路的描述,并生成元件符號,然后采用原理圖輸入方式將Nios II軟核處理器與各個邏輯電路的元件符號進行連接、編譯、綜合與仿真,并下載到FPGA芯片上。第2步是在Nios II 9.0 集成開發環境中用C語言完成系統程序的編寫。通過編寫相應的程序,利用Nios II軟核處理器控制高速A/D對被調理后的輸入信號進行采集、存儲、分析與處理,最后通過TFT顯示電路顯示波形。在整個過程中,用Verilog HDL描述的邏輯電路與Nios II軟核處理器相互協作,實現對高速數字信號的采集、處理和各種復雜信號的控制,實現數字示波器的功能。按同樣的方法,通過編寫相應的程序,利用Nios II軟核處理器控制信號產生電路產生相位、頻率可調的信號(正弦波、方波、三角波),通過調整2路D/A模塊電路的輸出電壓控制衰減與程控放大電路來實現對信號幅度的調節,最后經功率放大電路實現信號的輸出,實現信號源的功能。該設計方案具有集成度高、電路簡單、使用方便、成本低等優點。

圖1　系統總體設計框圖

2　系統硬件電路設計

系統硬件電路主要由信號源電路、示波器電路、人機交互電路和FPGA數字邏輯系統電路組成。

2.1信號源電路

2.1.1信號產生電路

信號產生電路采用Analog Devices公司生產的DDS芯片AD9834來產生正弦波、三角波和方波信號。它的最高時鐘頻率可達75 MHz,根據采樣定理,理論上可輸出最高頻率為37.5 MHz的信號。其內部集成有2個頻率寄存器(FREQ0、FREQ1)、2個相位寄存器(PHASE0、PHASE1)和10位DAC的滿量程電流調整控制端FS ADJUST[5]。AD9834與Nios II軟核處理器電路框圖見圖2。

圖2　AD9834與Nios II軟核處理器的電路框圖

Nios II軟核處理器可通過其數據總線和控制總線給頻率寄存器和相位寄存器送入相應的頻率和相位控制字來改變輸出信號的頻率和相位,通過改變AD5320的輸出電壓來調節AD9834片內的10位DAC的輸出滿量程電流[6]。輸出電流Iout為

(1)

式中：VREF是AD9834的內部基準電壓,典型值為1.20 V；RSET為串聯電阻,電阻的典型值為6.8 kΩ;VDAC是AD5320輸出的電壓值。

當VDAC的電壓值從0～1.20 V變化時,IOUT也隨之而變,在AD9834的IOUT和IOUTB輸出端分別連接2個200 Ω的電阻,將輸出的電流轉變為電壓,從而達到調整信號的輸出幅度。圖2中的差分放大電路由500 MHz帶寬的運放OPA690、電阻和電容組成,將AD9834的雙端輸出信號轉換為單端信號輸出,并消去輸出信號的直流分量,增強電路的抗干擾能力[7]。

2.1.2衰減與程控放大電路

由于信號產生電路輸出的正弦波和三角波信號的幅度較小,而輸出的方波信號幅度范圍為0 V至DVDD,無法滿足信號源電路對信號幅度的輸出要求,為此采用低失調電壓、連續可變電壓控制增益放大器VCA810來調整信號產生電路輸出信號的幅度,其電路框圖如圖3所示。前置電路由信號繼電器TQ2-5V和電壓反饋運放OPA690組成,信號繼電器用來實現方波信號輸入端與正弦波、三角波信號輸入端的切換,OPA690用來實現電路的阻抗匹配。VCA810的Vc腳與D/A輸出端相連,通過Nios II軟核處理器給D/A芯片AD5320送增益控制字來調整放大與衰減倍數。信號調理電路由高速寬帶運放THS4021和濾波器組成,其作用是濾除前級電路帶來的直流分量和高頻分量,并對信號幅度進行適當的放大,輸出滿足功率放大電路需要的信號。為了滿足信號源帶負載能力的要求,采用Linear Technology公司生產的電流反饋型放大芯片LT1210來完成功率放大電路的設計[8]。

圖3　衰減與程控放大電路框圖

2.2示波器電路

示波器電路作用是對被調理后的輸入信號進行采集、分析與處理,將其波形及頻率、幅度等參數通過TFT顯示屏顯示。

2.2.1前端信號調理電路

前端信號調理電路由AC/DC選擇電路、衰減與程控放大電路、數模轉換電路和直流電平平移電路組成。它的作用是將輸入的被測信號進行調理,使各項參數符合A/D轉換電路要求[9],電路框圖見圖4。AC/DC選擇電路主要由光耦AQY210E組成,采用Nios II軟核處理器控制光耦的導通與斷開來實現AC與DC切換。衰減電路主要由電阻、電容和信號繼電器組成,電阻和電容的參數選擇要使衰減電路的輸入阻抗高,且在放大器的整個通頻帶內衰減系數均勻不變。經衰減后的信號輸送入由運放和可控增益放大器AD603組成程控放大電路。AD603增益的調整僅與其正向端(GPOS)和反向端(GNEG)電壓差值有關[10],因此,利用Nios II軟核處理器給D/A轉換電路輸送幅度控制字來改變AD603芯片正向端(GPOS)和反向端(GNEG)電壓差值來實現程控放大電路的放大倍數調整,實現對被測信號的放大。被測信號從AD603的VOUT端輸出,經過由運放、電阻和電容組成的直流電平平移電路后送到高速A/D轉換電路。

2.2.2高速A/D采樣電路

采樣電路是分析和掌握被測信號波形和各項參數的關鍵,而且采樣速率決定著系統的帶寬。A/D選用Analog Devices公司的8位高速模數轉換器AD9283BRS_100,其基準電壓采用自身的內部基準電壓源。被測信號經前端信號調理電路后輸入到AD9283,其電路連接框圖見圖5,AD_CLK和AD_Data接至FPGA芯片。

圖4　前端信號調理電路框圖

圖5　高速A/D轉換電路框圖

2.3人機交互電路

人機交互電路主要用來實現人機交互操作,選用109 mm(4.3寸)的TFT觸摸屏來實現。該液晶模塊采用8080時序16 bit 并行總線接口,分辨率為480×272,具有顯存,可以實現后臺寫數據,可以通過一個命令瞬間切換滿屏顯示數據。液晶模塊采用CPLD+SDRAM 方式驅動RGB 接口顯示屏,加快液晶的響應速度。

2.4FPGA的數字邏輯電路

FPGA的數字邏輯電路包括32位的Nios II軟核處理器、時鐘電路、D觸發器、頻率測量電路、觸發控制電路和數據存儲電路。采用SOPC Builder生成的NiosII軟核處理器和用Verilog HDL描述的邏輯電路連線框圖見圖6。

圖6　Nios II軟核處理器與邏輯電路的連線框圖

2.4.1時鐘電路

時鐘電路主要由倍頻電路、分頻電路和數據選擇器組成。為實現高的采樣速率和測頻的精度與準確度,使用QuartusII9.0軟件中的PLL模塊對20 MHz的有源晶振進行倍頻,給NiosII軟核處理器、SDRAM器件和分頻電路提供時鐘。分頻電路結合數據選擇器根據被測信號的頻率大小來給觸發控制電路、頻率測量電路、數據存儲電路提供時鐘以保證采集和存儲到正確的數據[11]。

2.4.2頻率測量電路

頻率測量電路主要由數值中間值電路、數值比較電路和計數電路組成。數值中間值電路將高速A/D采集到的多個周期數據進行處理,得到被測波形數據的最大值和最小值,進而計算出被測波形數據的中間值。數值比較電路將高速A/D采集到的波形數據與中間值進行比較,并進行處理,得到一個脈沖信號。計數電路采用直接測頻的方法對脈沖信號進行計數,并送給Nios II軟核處理器進行分析、處理,從而得到被測信號的頻率值。

2.4.3觸發控制電路

觸發控制電路主要由數值中間值電路和數值比較電路組成,它與NiosII軟核處理器相互配合主要實現系統電路的上升沿觸發、下降沿觸發以及給定觸發值觸發等功能。

2.4.4數據存儲電路

在對頻率高的被測信號進行采集時,由于高速A/D采集速度比Nios II軟核處理器的處理速度高,無法確保系統獲取到準確的數據,為此需要在高速采集與低速處理之間建立數據存儲電路來作為采集數據的存儲緩沖區[12]。

2.4.5NiosII軟核處理器

Nios II軟核處理器是整個系統控制的核心,承擔與各個硬件電路、邏輯電路之間的數據傳輸、處理和控制等任務[13]。

3　系統軟件設計

Nios II軟核處理器軟件設計主要包括TFT觸摸顯示屏程序設計、AD9834驅動程序設計、D/A程序設計、A/D采集控制程序設計和頻率測量控制程序設計等,主程序流程圖見圖7。系統工作流程:系統開始工作后,Nios II軟核處理器對其內部資源、各個邏輯電路、觸摸顯示屏以及系統各項參數進行初始化,然后由觸摸屏的觸摸按鍵選擇進入參數與功能設置界面,包含參數的設置等,然后系統按設定的功能進行工作,并將各項參數送TFT觸摸顯示屏進行顯示。

圖7　主程序流程圖

4　系統測試結果與分析

4.1示波器功能測試

測試輸入信號由SUING TFG2040G型DDS函數信號發生器產生,采用頻寬為100 MHz 的GDS-1102A型標準數字存儲示波器與課外實驗儀的示波器功能電路進行比對測試,得到其主要性能指標見表1,部分參數測量結果見表2和表3,對1 kHz正弦波的測量波形見圖8。

表1　主要性能指標

表2　頻率測量結果　Hz

表3頻率為1 kHz的正弦波幅度測量(峰峰值電壓)

V

圖8　測量1 kHz正弦波信號

4.2信號源功能測試

采用GDS-1102A數字存儲示波器、SS7200通用智能計數器對課外實驗儀的信號源功能電路進行測試,得到其主要性能指標見表4,部分參數測量結果見表5和表6。

表4　主要性能指標

表5　頻率測量結果　Hz

表6頻率為1 kHz時的正弦波幅度測量(峰峰值電壓)

V

測試結果表明,該課外實驗儀具有頻率、幅度范圍寬，參數精度較高、誤差小，可靠性強等特點。能夠滿足電子類學生進行課外實驗的儀器需求。

5　結語

基于FPGA的便攜式課外實驗儀,將電路的數字邏輯部分和微處理器置于一塊FPGA芯片內,大大降低了電路的復雜程度,具有集成度高、穩定性高、功耗低、軟硬件升級方便等優點,體現了采用FPGA技術方案的優越性。該課外實驗儀樣機的制作費用約為600元,機身的長、寬、高分別為12.5 cm、10.5 cm、3.5 cm,整機質量為0.36 kg,實現了低成本與便攜式的設計要求,能滿足電子類學生等低消費群體進行課外實驗與實訓等電子制作活動的儀器需求。該課外實驗儀已在教改項目中使用,運行測試數據表明，該實驗儀具有使用方便、運行穩定、參數精度較高等特點,得到了教改試驗班學生的好評。今后,課題組成員將在該實驗儀的基礎上增加邏輯分析儀的功能,更有利于學生課外實踐創新項目的開展。

References)

[1] 鳳啟龍.大學生課外學術科技創新活動體系建設探析[J].高等教育研究,2009,30(3):96-99.

[2] 呂念玲,李磊,殷瑞祥.帶有頻譜分析功能的便攜式數字存儲示波器研發[J].實驗室研究與探索,2012,31(8): 231-234.

[3] 李新春,張慶江,高念.基于IP核的便攜式綜合電子測量儀的設計與實現[J].激光雜志,2015,36(1):135-139.

[4] 潘松,黃繼業,潘明.EDA技術實用教程：Verilog HDL版[M].4版.北京:科學出版社,2010.

[5] Analog Devices Inc .AD9834 20 mW Power, 2.3 V to 5.5 V, 75 MHz Complete DDS[EB/OL].[2015-06-03].http://www.an- alog.com/media/en/technical-documentation/data-sheets/AD9834.pdf.

[6] Analog Devices InC.用于AD9834波形發生器的幅度控制電路[J].電子技術應用,2011,37(8):9.

[7] 唐奎,何建華,孔凡光.基于頻率合成技術的信號源與示波器集成設計[J].計算機測量與控制,2012,20(7):2007-2009.

[8] Linear Technology Corporation.LT1210 1.1A,35MHz Current Feedback Amplifier[EB/OL].[2015-06-03].http://www. linear.com.cn/product/LT1210#techsupport.

[9] 榮軍,周洋,李宏民,等. 簡易數字控制存儲示波器設計[J].實驗技術與管理,2014,31(3):70-74.

[10] 郝建衛.基于FPGA的脈沖寬度調制信號發生器[J].計算機工程,2013,39(2):260-264.

[11] 劉俊斌,吳松林,周衛星. 基于FPGA實現的高速等效采集系統[J].電子技術應用,2011,37(10):84-86.

[12] 何瓊,陳鐵,程鑫. 基于FPGA的DMA方式高速數據采集系統設計[J].電子技術應用,2011,37(12):40-43.

[13] 倪明輝,周軍,楊庚. USB在FPGA 控制的高速數據采集系統中的應用[J].計算機測量與控制,2006,14(2):268-271.

Design and realization of a portable extracurricular experimental instrument based on FPGA

Yi Yi, Yue Qingying, Hao Jianwei, Yu Xinye

(Department of Electronic Engineering,Institute of Information Technology, Guilin University of Electronic Technology,Guilin 541004, China)

In second classroom of the electronic experiment and training for the electrical engineering students, it is hard to meet the students’ requirement because of the large volume, high cost and inconvenient to carry the signal source and the oscilloscope. In order to enrich the students’ second classroom and improve their practical ability, based on FPGA (Field Programmable Gate Array), a portable extracurricular experiment apparatus was designed. The experimental apparatus can combine the function of signal source and the oscilloscope. The signal generator can generate the sine wave, triangular wave and square wave. The experimental tests show that the design has the characteristics such as low cost, high reliability, high data precision, convenience and practicality. It can meet the requirement of the student’s extracurricular experiments.

signal source; digital oscilloscope; niosII soft core; programmable amplifier; FPGA

DOI：10.16791/j.cnki.sjg.2016.01.022

2015- 06- 10修改日期：2015- 07- 16

桂林電子科技大學信息科技學院教育教學改革項目(2015JGY01)資助;廣西高等教育本科教學改革工程項目(2015JGA415)資助

易藝(1983—)，男，廣西防城，講師/實驗師，主要從事EDA技術、測控技術及儀器方面的教學和科研工作.

E-mail：yiyi_ee@guet.edu.cn

TM935.37；TN911.6

A

1002-4956(2016)1- 0086- 05