基于PCI-E總線的高速光纖數(shù)據(jù)采集系統(tǒng)設計

王慧英，曹志鋒

(1.吉首大學 張家界學院，湖南 張家界 427000；2.國防科技大學 機電工程與自動化學院儀器系，湖南 長沙 410004)

?

基于PCI-E總線的高速光纖數(shù)據(jù)采集系統(tǒng)設計

王慧英1，曹志鋒2

(1.吉首大學 張家界學院，湖南 張家界 427000；2.國防科技大學 機電工程與自動化學院儀器系，湖南 長沙 410004)

摘要：設計了一個基于PCI-E總線的高速光纖數(shù)據(jù)采集系統(tǒng)。對高速光纖數(shù)據(jù)的處理、傳輸、存儲和WDM驅(qū)動程序的開發(fā)做了論述。經(jīng)測試表明，該系統(tǒng)能夠?qū)μ幚砗蟮?路2.5 Gb/s SDH光纖信號連續(xù)采集近3小時不丟幀，采集的數(shù)據(jù)量達6 TB，穩(wěn)定的存盤速率高達600 MB/s，具有很好的應用價值。

關鍵詞：PCI Express總線；高速采集；光纖數(shù)據(jù)；磁盤陣列；DMA

引用格式：王慧英，曹志鋒. 基于PCI-E總線的高速光纖數(shù)據(jù)采集系統(tǒng)設計[J].微型機與應用，2016,35(12)：7-9.

0引言

高速采集系統(tǒng)中的數(shù)據(jù)具有數(shù)據(jù)速率高、數(shù)據(jù)量大的特點，要對高速數(shù)據(jù)進行實時長時間存儲，必須克服高速數(shù)據(jù)的傳輸與存儲的技術難題。本設計采用PCI Express總線技術對高速數(shù)據(jù)進行傳輸，用高速磁盤陣列技術對高速數(shù)據(jù)進行存儲。

PCI Express[1-2]，簡稱PCI-E，是用來互聯(lián)諸如計算機和通信平臺應用中外圍設備的第三代I/O總線。PCI-E總線每個通道的單向速率不低于2.5 Gb/s，可以根據(jù)用戶的需要靈活配置成x1、x4、x8、x16的工作模式。

冗余磁盤陣列[3]，簡稱RAID，是一種由多塊廉價磁盤構成的冗余陣列，主要由陣列控制卡和多個硬盤組成。數(shù)據(jù)分布在陣列的各個磁盤中, 磁盤數(shù)據(jù)的讀寫由多個磁盤并行完成，非常適用于高速大容量數(shù)據(jù)的存取。

1系統(tǒng)總體設計概述

本高速采集系統(tǒng)由PCI-E采集卡、上位機、PCI-E驅(qū)動和應用程序組成，如圖1所示。PCI-E采集卡以FPGA為核心，F(xiàn)PGA外圍有光電轉換模塊、電源模塊、時鐘模塊和JTAG模塊。

FPGA用于對高速數(shù)據(jù)的處理和PCI-E總線的控制，電源模塊為FPGA和光電轉換模塊供電，時鐘模塊為FPGA提供高精度的差分(LVDS)時鐘信號，JTAG模塊用于FPGA的調(diào)試和程序下載。

圖1　整體設計框圖

驅(qū)動程序負責把上位機數(shù)據(jù)緩存區(qū)內(nèi)的數(shù)據(jù)搬運到磁盤陣列中，并對FPGA中的DMA寄存器賦初值[4]；應用程序用于人機交互，控制PCI-E采集卡的采集與停止，并提供一些相關的狀態(tài)信息。

2PCI-E采集卡設計

PCI-E采集卡用于對高速光纖數(shù)據(jù)的處理和傳輸。

2.1硬件構成及性能分析

本設計選用Altera公司的Stratix II GX系列EP2SGX90FF1508C3N芯片來實現(xiàn)PCI-E總線功能，并用其對數(shù)據(jù)進行處理。該芯片內(nèi)部有4 520 448 bit的RAM資源，16對處理速度高達6.375 Gb/s的Transceiver通道，片內(nèi)的PCI-E IP核(軟核)支持PCI-E 1.0a和1.1規(guī)范，通道可配置成x1、x4或x8的類型。在本設計中，把PCI-E的IP配置成x4模式。x4 IP除去8b/10b編碼的開銷，有效數(shù)據(jù)帶寬為8 Gb/s，可以滿足接入2路2.5 Gb/s信號的傳輸。PCI-E采集卡的光電轉換模塊選用武漢電信器件公司的RTXM192-450，該器件的速率為2.488 32 Gb/s，輸出的信號可直接給FPGA處理。PCI-E采集卡的結構框架如圖2所示。

圖2　PCI-E采集卡的結構框架

2.2數(shù)據(jù)處理機制

SDH信號[5]的一幀數(shù)據(jù)有9行270×N列，共9×270×N字節(jié)，大體分為3個主要的區(qū)域：段開銷(SOH)，管理單元指針(AU PTR)和凈荷區(qū)域。其中段開銷又可分為再生段開銷(RSOH)和復用段開銷(MSOH)。圖3為STM-N的幀結構。

圖3　STM-N幀結構

在本設計中，接入的SDH信號為STM-16，且只對其凈荷進行存盤。故接入的信號要進行幀同步、解擾(解擾多項式為x7+x6+1)、凈荷提取等處理。

為了使采集卡能適應2路不同源SDH信號的輸入，還需對接入的信號進行速率調(diào)整。速率調(diào)整機制為：在片內(nèi)開2個位寬為64 bit、容量為64 KB的FIFO，分別命名為FIFO_A、FIFO_B，F(xiàn)IFO_A和FIFO_B分別用于緩存SFP_A和SFP_B的接入數(shù)據(jù)，當有FIFO半滿時，交替地從2個輸出位寬為64 bit的FIFO中讀出32 KB的數(shù)據(jù)，另外加入64 bit的線路標識，以便存盤時進行數(shù)據(jù)分離，這樣向RAM寫一次的數(shù)據(jù)量就為32 KB。

2.3DMA傳輸機制

對于高速數(shù)據(jù)流, 必須用DMA傳輸方式才能保證數(shù)據(jù)在采集卡和上位機之間通信時不丟失[6]。

在本設計中，一次DMA傳輸?shù)拇笮殡p口RAM的容量。雙口RAM快寫滿時開始DMA，每次DMA完成后，向上位機發(fā)中斷信號通知驅(qū)動去上位機數(shù)據(jù)緩存區(qū)搬數(shù)據(jù)寫盤。為了克服Windows操作系統(tǒng)響應PCI-E中斷的非實時性和相對不確定性[7], 同時考慮FPGA存儲資源的限制, 雙口RAM 的容量選取256 KB，位寬為64 bit。

64位雙口RAM的地址范圍是0～7FFFh，且向雙口RAM寫一次的數(shù)據(jù)量為32 KB，為了保證每次啟動DMA傳輸時雙口RAM中都有256 KB的數(shù)據(jù)，且不引起讀寫沖突，設定RAM的寫地址等于7100h時啟動DMA傳輸，即向RAM中寫入了226 KB的數(shù)據(jù)，此時第8個32 KB的數(shù)據(jù)塊已經(jīng)向RAM中寫了2 KB。DMA的啟動時序如圖4所示。

圖4　DMA啟動時序

3系統(tǒng)存儲機制

該采集系統(tǒng)的存儲部分由上位機、PCI-E驅(qū)動和應用程序構成。

3.1上位機配置

在本設計中，上位機選用IBM公司的System x3650 M3服務器。該服務器采用英特爾至強5600系列六核處理器，主頻為3.33 GHz，內(nèi)存配置為20 GB，內(nèi)部存儲由16塊型號為42D0752的硬盤組成RAID 0陣列，總存儲容量為8 TB。

3.2WDM驅(qū)動程序開發(fā)

本設計選用Visual C++ 6.0 、DriverStudio和DDK來進行WDM驅(qū)動程序開發(fā)。

由于Windows操作系統(tǒng)的非實時性和寫磁盤陣列的瞬時速度的不穩(wěn)定性，有時不能實現(xiàn)將寫入內(nèi)存緩沖區(qū)的數(shù)據(jù)立即存儲在硬盤上，因此為了連續(xù)不斷地接收光纖數(shù)據(jù)，必須在內(nèi)存中分配一塊大的連續(xù)內(nèi)存作為DMA的數(shù)據(jù)緩沖區(qū)，這個緩沖區(qū)的大小一定要大于一次DMA傳輸?shù)臄?shù)據(jù)量，并采取環(huán)行存儲結構[8]。經(jīng)在上位機上調(diào)試，在保證系統(tǒng)工作穩(wěn)定的前提下，數(shù)據(jù)緩存可開到512 MB，即可緩存2 048次DMA的數(shù)據(jù)。采集數(shù)據(jù)時，驅(qū)動收到一次中斷就進行一次256 KB的寫磁盤操作。驅(qū)動程序的工作流程如圖5所示。

圖5　驅(qū)動流程圖

4性能測試與分析

為測試系統(tǒng)性能，設計一個已知格式的類STM-16信號源：幀長為16 bit×19 440=311 040 bit，幀頭為48個F6，48個28，其余段開銷和管理單元指針全填充0；凈荷區(qū)域，第1行前4個字節(jié)為幀序號，幀序號后為2個字節(jié)的數(shù)據(jù)標識，SFP_AS、FP_B的數(shù)據(jù)標識分別為CCCC和DDDD，其余位置填充數(shù)據(jù)為0～18 788(0～4964h)，第1行的前144個字節(jié)在發(fā)送時不加擾。

由于只存儲了STM-16的凈荷數(shù)據(jù)，因此在查看采集的數(shù)據(jù)時，把每行數(shù)據(jù)大小設為16 bit×18 192 bit，這時看到的數(shù)據(jù)就如圖6所示。圖中左邊為數(shù)據(jù)文件的縮小圖，右邊為數(shù)據(jù)文件的放大圖。如果存儲文件的幀序號是連續(xù)的，且數(shù)據(jù)是對齊的，則證明數(shù)據(jù)沒有丟幀。

圖6　存儲的數(shù)據(jù)文件

5結論

本系統(tǒng)能夠?qū)?路2.5 Gb/s的STM-16信號進行實時長時間存儲，保證連續(xù)存儲6 TB的光纖數(shù)據(jù)不丟幀，可連續(xù)存儲近3小時，穩(wěn)定的存儲速率高達600 MB/s。該系統(tǒng)測試完后已移交給用戶使用。該系統(tǒng)還具有良好的適應性并具有極大的升級空間，對FPGA代碼稍作修改并更換相應速率的光電轉換模塊，該系統(tǒng)就可以采集STM-1和STM-4速率的SDH光纖數(shù)據(jù)；如果把PCI-E的IP配置成x8模式，并使用高性能的服務器和固態(tài)硬盤，該系統(tǒng)每秒的存儲速率可以達到GB級。該系統(tǒng)的研制，對于光通信設備的研發(fā)和光傳輸系統(tǒng)特性的測試具有重要的意義。

參考文獻

[1] BUDRUK R, ANDERSON D, SHANLE T.PCI Express系統(tǒng)體系結構標準教材[M].田玉敏,王崧,張波，譯.北京:電子工業(yè)出版社,2005.

[2] PCI-SIG. PCI Express base specification revision 3.0[S].2010.

[3] 丁涇莉,朱春紅,成雪莉.RAID磁盤陣列技術及應用[J].石油工業(yè)計算機應用,2006,14(2):39-41.

[4] 溫宇辰,李明偉,陳玉龍.PCI-E總線光纖接口卡的設計[J].電子技術應用,2014,40(4)126-129.

[5] ITU-T. ITU-T Recommendation G.707/Y.1322 Net-work node interface for the synchronous digital hierarchy (SDH) [S].2007.

[6] 楊阿鋒,吳帥,劉凱,等.PCIe接口高速數(shù)據(jù)傳輸卡的驅(qū)動程序開發(fā)[J].中國測試技術,2008,34(2):67-68.

[7] 呂喜在,張寶文,趙德鑫,等.基于PCI Express總線的高速海量光纖數(shù)據(jù)記錄儀的設計[J].計算機測量與控制,2010,18(9):2203-2206.

[8] 周立國,梁淮寧,謝冬冬，等.基于PCI Express總線的數(shù)據(jù)傳輸卡的設計與實現(xiàn)[J].電子測量技術,2007,30(11):28-31.

中圖分類號：TP274+.2

文獻標識碼：A

DOI：10.19358/j.issn.1674- 7720.2016.12.003

(收稿日期：2016-02-24)

作者簡介：

王慧英(1989-)，通信作者，女，碩士研究生，助教，主要研究方向：Petri網(wǎng)理論及應用研究。 E-mail:523953309@qq.com。

曹志鋒(1986-)，男，碩士研究生，主要研究方向：電路系統(tǒng),信號檢測與處理。

Design of high speed optical data acquisition system based on PCI Express bus

Wang Huiying1,Cao Zhifeng2

(1.Zhangjiajie College ， Jishou University， Zhangjiajie 427000，China;2. College of Mechatronic Engineering and Automation，National University of Defense Technology，Changsha 410004,China)

Abstract:A high speed optical data acquisition system is deigned based on PCI Express bus. In this paper,high-speed optical data processing,transmitting,storage and development of WDM drivers were discussed. Test results show that the system can collect continuous 6 TB date without losing any bit at the speed of 600 MB/s, store data continuously for 3 hours.It has good application value.

Key words:PCI Express bus；high speed acquisition；optical data；RAID；DMA