CUDA技術(shù)在GPU通用計(jì)算中的應(yīng)用

王華龍

摘 要：CUDA技術(shù)是由NVIDIA推出的通用并行計(jì)算架構(gòu)，其中的GPU能夠解決復(fù)雜的計(jì)算問題。該架構(gòu)主要包含CUDA指令集架構(gòu)（ISA）和GPU內(nèi)部的并行計(jì)算引擎，所編寫的程序可以在支持CUDA的處理器上運(yùn)行。

關(guān)鍵詞：CUDA技術(shù)；GPU處理器；并行計(jì)算引擎；存儲(chǔ)器

中圖分類號(hào)：TP391.9 文獻(xiàn)標(biāo)識(shí)碼：A DOI：10.15913/j.cnki.kjycx.2016.10.159

1 實(shí)現(xiàn)CUDA技術(shù)的GPU結(jié)構(gòu)

1.1 支持CUDA技術(shù)的GPU計(jì)算單元結(jié)構(gòu)

支持CUDA技術(shù)的GPU處理器的強(qiáng)大運(yùn)算能力來自芯片的SM（Streaming Multiprocessor），而Fermi處理器將每個(gè)SM包含的線程處理器增加到32個(gè)，線程處理器首次增加一級(jí)緩存結(jié)構(gòu)和二級(jí)緩存，它可以供所有的SM處理器使用。為了滿足通用計(jì)算的要求，擁有最新CUDA技術(shù)的Fermi處理器首次引入真正的緩存，每組SM擁有64 KB可配置內(nèi)存（64 KB×16=1 024 KB，共1 MB），具體可分為16 KB共享內(nèi)存和48 KB一級(jí)緩存，或者48 KB共享內(nèi)存和16 KB一級(jí)緩存。它可以靈活配置，以滿足不同任務(wù)的要求。Fermin處理器首次引入768 KB的共享二級(jí)緩存供16個(gè)SM共享使用。

1.2 CUDA的存儲(chǔ)器結(jié)構(gòu)

CUDA組織架構(gòu)主要包括紋理存儲(chǔ)器（Texture Memory）、本地存儲(chǔ)器（Local Memory）、全局存儲(chǔ)器（Global Memory）、常數(shù)存儲(chǔ)器（Consant Memory）、寄存器（Register）和共享存儲(chǔ)器（Shared Memory）。

寄存器（Register）是GPU處理器芯片上的高速緩存，執(zhí)行單元從寄存器里存取數(shù)據(jù)和指令有著最低的存取延時(shí)和最快的執(zhí)行速度。

在CUDA架構(gòu)中，寄存器的基本單元是寄存器文件（Register File），每個(gè)寄存器文件為4字節(jié)寬度。寄存器對(duì)提高程序的執(zhí)行效率有非常重要的作用。

在執(zhí)行程序時(shí)，局部存儲(chǔ)器（Local Memory）只能被CUDA核心的執(zhí)行單元存取，而不能被同一個(gè)SM流處理器的其他CUDA核心使用，屬于CUDA核心專用存儲(chǔ)器。當(dāng)每個(gè)CUDA核心的寄存器被相關(guān)程序使用完后，便使用局部存儲(chǔ)器存放程序的數(shù)據(jù)和指令。相對(duì)于寄存器來說，局部存儲(chǔ)器的存取延時(shí)增加了。

共享存儲(chǔ)器（Shared Memory）也是GPU內(nèi)的高速存儲(chǔ)器。它可以被同一個(gè)Block中的多個(gè)線程共同訪問，并存取數(shù)據(jù)。這對(duì)實(shí)現(xiàn)稍微復(fù)雜的并行算法非常有用。在第一代和第二代CUDA架構(gòu)的GPU芯片中，每個(gè)SM流處理器的共享存儲(chǔ)器為16 Kbyte，被組織成16塊。在新一代Fermi架構(gòu)中，GPU芯片的共享存儲(chǔ)器與以往的GPU有很大的不同，不僅容量上有變化，配置也更加靈活，可以根據(jù)任務(wù)的需要配置為48 Kbyte或16 Kbyte。

全局存儲(chǔ)器（Global Memory）是位于PCB電路板上的顯示存儲(chǔ)器，不論是CPU還是GPU，都可以方便地存取、訪問。整個(gè)GPU上每個(gè)SM流處理器中的線程都能訪問全局存儲(chǔ)器。全局存儲(chǔ)器是由多個(gè)顯存芯片組成的，它可以根據(jù)任務(wù)需要靈活搭配——增加容量或增加系統(tǒng)帶寬。由于全局存儲(chǔ)器與GPU并非集成在一起，所以，當(dāng)GPU中的線程要從全局存儲(chǔ)器中讀取數(shù)據(jù)和存放結(jié)果時(shí)，要耗費(fèi)較長的時(shí)間，有較大的存取時(shí)延，而且它沒有緩存機(jī)制。

常數(shù)存儲(chǔ)器（Constant Memory）與全局存儲(chǔ)器一樣都位于顯存芯片中，但是，與全局存儲(chǔ)器不同的是，常數(shù)存儲(chǔ)器擁有緩存，可以加速該區(qū)域存儲(chǔ)器的訪問，而且每個(gè)SM流處理器擁有8 KB的常數(shù)存儲(chǔ)器，它是只讀的。

2 NVCC編譯器

NVCC編譯器是一種混合編譯環(huán)境。該編譯器主要用于分析目標(biāo)程序中的代碼，將源程序代碼分為兩類，一類代碼由CPU執(zhí)行，另一類適合并行計(jì)算的代碼由GPU執(zhí)行。這樣做，可以讓CPU完成復(fù)雜的控制和管理任務(wù)，由GPU完成高度并行的計(jì)算任務(wù)。

3 CUDA

CUDA可以提供CUFFT、CUBLAS和CUDPP 3個(gè)功能強(qiáng)大的函數(shù)庫，像C語言的常用庫函數(shù)一樣，提供高效的常用函數(shù)。CUFFT是一個(gè)利用GPU進(jìn)行傅里葉變換的函數(shù)庫；CUBLAS是一個(gè)基本的矩陣與向量運(yùn)算庫，它可以提供與BLAS庫相似的接口，并用于矩陣運(yùn)算；CUDPP可以提供很多基本的常用并行操作函數(shù)，以作為基本組件快速搭建并行數(shù)據(jù)處理平臺(tái)。

參考文獻(xiàn)

[1]趙勇.認(rèn)知無線電的發(fā)展與應(yīng)用[J].電視技術(shù)，2009，49（6）：93-101.

[2]王曉琴，黑勇.軟件無線電硬件體系結(jié)構(gòu)研究[J].科技技術(shù)與工程，2006，6（13）：1820-1824.

[3]張麗.虛擬無線電接收機(jī)的實(shí)現(xiàn)計(jì)算法研究[D].西安：西安電子科技大學(xué)，2007.

[4]盧光軍，陸佩中.一種基于集群計(jì)算的軟件無線電接收系統(tǒng)實(shí)現(xiàn)[J].微電子學(xué)與計(jì)算機(jī)，2008，25（10）：80-86.

[5]李苗.虛擬無線電接收平臺(tái)開發(fā)和關(guān)鍵技術(shù)研究[D].西安：西安電子科技大學(xué)，2006.

〔編輯：白潔〕