一種降低NAND FLASH VT向下偏移的方法

張 紅(上海交通大學微電子學院,上海 200240）

?

一種降低NAND FLASH VT向下偏移的方法

張 紅
(上海交通大學微電子學院,上海 200240）

摘 要：NAND FLASH某一產品在經過高溫處理后backup rom中存放關鍵信息參數表和壞塊信息的word line X 出現VT向下偏移的現象，因此而導致的良率損失大約1%。經過諸多實驗分析，發現通過對backup rom的所有word lines進行三次循環的SLC擦除和寫入,然后在word line X-1和word line X+1 相鄰word line上寫入All00數據后，可以降低word line X VT向下偏移的現象，從而滿足了測試規格需求，提升產品的良率。

關鍵詞：NAND FLASH；VT向下偏移；良率提升

0 引言

本公司某產品發現經過高溫處理后，backup rom出現VT向下偏移的現象，本公司屬于封裝測試工廠，在測試和封裝過程中，都存在高溫處理的流程。該問題在晶圓級別測試中導致的良率損失約為1%，然而有的晶粒的VT向下偏移出現在封裝制程之后，一顆包含四顆晶粒或八顆晶粒封裝好的芯片，因為其中一顆晶粒出現VT向下偏移而導致整個芯片被判斷為失效，浪費了其它好的晶粒，增加了生產成本，于是解決該產品的VT向下偏移問題成了刻不容緩的課題。同時也將該問題反饋給晶圓制造廠，物理失效分析發現有VT向下偏移的問題晶圓，Na+沾污高是首要的原因，還有其它方面的原因還在調查中。為了減少Na+沾污的問題，晶圓制造廠改善制程，在干性蝕刻的清洗步驟之后先跑幾片無用的晶圓，再跑正常的晶圓，但依據測試的結果來看，這種制程改善對于VT向下偏移的問題解決很有限，依然有VT向下偏移的問題晶圓出現。所以現在只能從測試方面去思考如何徹底解決該問題。

1 失效機理假設

對于backup rom在高溫處理后出現VT向下偏移的電子的泄露路徑做了以下三點假設[1,2]：

電子從浮柵極FG向控制柵極GC泄露。這種泄露的可能性比較低，因為在浮柵極FG和控制柵極GC間有一層絕緣層ONO，即使電子從浮柵極中泄露出來，進入到ONO層也會被氮化物所捕獲，進而電子依然停留在有源區AA和控制柵極GC之間，這樣仍舊可以保證正常的VT狀態。

電子從浮柵極FG向有源區AA泄露。這種泄露的可能性是有的，從晶圓制造廠的物理失效分析結果來看，VT向下偏移的晶圓Na+沾污高，如果Na+進入硅襯底，在讀取過程中，襯底和控制柵極之間存在正向電勢差，可以將浮柵極FG中的電子吸引過來，導致電子泄露VT出現向下偏移。

電子從浮柵極FG向浮柵極FG泄露，這種情況有兩種方向，一種是相鄰兩根wordline和wordline之間的FGFG間泄露，還有一種是同一wordline上相鄰兩根bitline之間的FGFG泄露。第一種可能性大一些，因為backup rom中是每隔N根wordline才寫入所需要備份的數據，那么在我們需要的wordline X旁邊的wordline X-1和X+1是沒有數據的，這樣就在X和X-1/X+1之間形成了電勢差，由于耦合效應，可能導致電子在X和X-1/X+1之間產生泄漏，從而出現VT向下偏移。

以上三種情況目前還只是建立在推理假設上，晶圓制造廠還沒有找出最終的根本原因來解釋失效機理，現在要面對的問題是如何通過這些假設情況用測試方法來消除這個問題。

2 解決方案

經過測試數據分析，發現VT向下偏移只出現在backup rom中，而主區域里面不存在這個問題，區別是主區域在此測試之前有多次的擦除和寫入動作，這個發現給了我們啟示。綜合以上假設和啟示，應用到實驗中數據得出，通過以下方法可以大大緩解word line X VT向下偏移的現象，從而滿足了測試規格需求。實驗流程如下：

（1）查看backup rom的word line X VT分布；

（2）3次高溫流程處理后再查看word line X VT分布；

（3）對backup rom的所有word lines進行三次循環的SLC擦除和寫入，再查看word line X VT分布；

（4）擦除backup rom再對word line X-1和word line X+1寫入All00數據，然后對word line X寫入本該需要的參數表和壞塊信息的數據，再查看word line X VT分布；

（5）3次高溫流程處理后查看word line X VT分布；（6）小時175C烘烤后查看word line X VT分布。

結果顯示這樣降低了word line X VT向下偏移的現象，滿足測試規格需求，如圖1所示。同時不會大幅度增加測試時間，三次擦寫時間為4秒，相鄰word line寫入只需要1秒。然而出現了一個新問題，寫入串擾，圖1中VT分布左邊出現了一個小波峰，這是由于word line X-1和word line X+1寫入條件不合適引起的，接下來只要通過試驗驗證來確認新的寫入條件，消除word line之間的寫入串擾，這個方案就可以用到實際測試中了。

3 結論

很多時候產品出現問題，晶圓制造廠查找根本原因速度慢、難度大，即使找出了問題所在，要改善制程也是個非常耗時的過程。這就急切需要我們從測試的角度消除缺陷，在保證測試覆蓋率的情況下滿足客戶的需求。本文就是在晶圓制造廠還沒有找到根本原因的情況下，通過改善測試方法解決VT向下偏移的良率損失，并且不影響產品的生產效率，為公司更早的贏得更多利潤。

參考文獻：

[1]王蔚,田麗,任明遠.集成電路制造技術：原理與工藝[M].電子工業出版社,2013(07).

[2]Donald A.Neamen著.半導體物理與器件[M].電子工業出版社,2011(11).

DOI:10.16640/j.cnki.37-1222/t.2016.02.238