一種基于CPCI總線的多通道數字接收機設計

張紅

【摘要】 在本文中我們研制了一種基于CPCI總線的通用多通道數字接收機，該接收機集成了高速AD、DDC、FPGA、DSP以及通用CPCI總線等，使得該板卡具備了高速信號采集、信號處理、信號存儲與傳輸的能力，同時該板卡采用了開放式設計思想，用戶可以根據實際需要實現二次開發，極大地縮短了產品研發難度和研制周期，本文詳細介紹該板卡的原理設計、關鍵電路設計和控制邏輯設計。實驗證明：該板卡實用性強、可擴展性好，可以應用到電子測量的多個領域。

【關鍵字】 CPCI總線 數字接收機 DSP

一、引言

現代電子測量系統的核心是數字信號處理，數字信號處理發展到現在已經形成了許多成熟的算法和實現途徑，專用數字信號處理芯片是現代數字信號處理的平臺，這一平臺的優劣將決定電子測量系統的性能[1]，FPGA與DSP是目前廣泛運用的兩種信號處理芯片，FPGA的并行處理能力使得其在大量數據處理和邏輯控制上優勢明顯，DSP的優勢則體現在其處理速度和成熟算法上，而CPCI高速總線則可以實現數據的輸出和與計算機系統的互聯。針對這一特點，我們研制成功了一種基于CPCI總線的通用四通道數字接收機，該數字接收機采用6U CPCI標準，占用6U CPCI機箱一個槽位，每個通道采樣速率可以最高達到66MSPS。4個通道分別帶有DDC模塊，可以完成數字下變頻、數字濾波以及抽樣功能。FPGA+DSP模式信號處理平臺使得該板卡具備了較強的信號處理能力。

二、多通道數字接收機設計

1、AD單元設計。AD單元采用四片獨立LTC2206實現，該芯片為16位高速AD轉化芯片，采樣速率最高可以達到80MSPS。AD前端利用巴倫將輸入單端信號轉化為差分信號，AD后端與數字下變頻芯片AD6620連接，采樣數據直接送入該芯片進行數字下變頻。AD芯片由FPGA實現邏輯控制。圖1AD單元基本原理

2、數字下變頻及正交輸出設計。數字下變頻采用DDC芯片AD6620實現， AD6620擁有16位線性比特補碼輸入，單信道實數輸入模式最大輸入數據速率高達66MSPS，與LTC2206實現無縫對接，AD6620內部信號處理單元由四個串聯單元組成，分別為：頻率變換單元、二階固定系數梳狀濾波抽取濾波器（CIC2）單元、五階固定系數梳狀濾波抽取濾波器（CIC5）單元和一個系數可編程的RAM系數抽取濾波器（RCF）單元。AD6620在用戶程序設定的參數下工作，將持續采樣得到的數據經過NCO完成數字下變頻到基帶，并產生I、O兩路數字信號。數字信號經過CIC2 2階抽樣濾波器和CIC5 5階抽樣濾波器濾波，再經過一個積和形式的RAM系數濾波器濾波，最后交替將抽樣后的I、Q數字信號輸出到數據FIFO。AD6620輸出的I、Q數字信號交替寫進FIFO后，向DSP發送中斷，DSP在軟件控制下讀取FIFO 中的數據，進行數據處理。

3、邏輯控制與輸出處理設計。數字接收機的邏輯控制通過FPGA與DSP實現，FPGA選用EP2SGX60EF1152 芯片，該芯片與數字下變頻芯片AD6620、DSP TS201以及PCI芯片PLX-9656實現物理連接，完成數字接收機底層硬件控制。DSP TS201通過FPGA訪問DDC數據緩存FIFO，讀取采樣數據，完成信號處理。系統配置256M SDRAM中，系統總線為64位高速總線，系統內各個處理器可以通過該總線共享SDRAM與主機資源，共享其他處理器核內資源，因此該數字接收機具有很強的數據處理能力。

4、數字接收機工作流程。數字接收機工作時采樣時鐘由外部輸入，以保證系統工作頻率相參特性，采樣方式可以是連續采樣或者脈沖觸發采樣，采樣觸發可以有外部輸入，也可以由DSP程序開啟。AD6620在用戶程序設定的參數下工作，將持續采樣得到的數據經過NCO完成數字下變頻到基帶，并產生I、O兩路數字信號。數字信號經過濾波后交替將抽樣后的I、Q數字信號輸出到數據FIFO。TigerSHARC TS201 DSP 在軟件控制下讀取FIFO 中的數據，并完成基本的數據處理，將數據通過CPCI總線輸出到數據處理終端。

三、結束語

本文首先介紹了設備研制背景和研制的目的，然后給出了基于CPCI總線的通用多通道數字接收機設計和實現，包括原理設計、關鍵電路設計和控制邏輯設計。

基于CPCI總線的通用多通道數字接收機設計時充分考慮了板卡通用性，集成了高速AD、DDC、FPGA和DSP等多種信號采集與處理單元電路，可編程的開放式接口及通用的CPCI總線結構，使得其能夠廣泛應用在雷達信號處理以及軟件無線電系統的前端A/D變換部分。

參 考 文 獻

[1]丁鷺飛，耿富錄.雷達原理[M]。西安電子科技大學出版社，2002

[2]劉書明，羅勇江.ADSP TS20XS系列DSP原理與應用設計[M]。北京：電子工業出版社，2007。