基于FPGA的微網(wǎng)儲(chǔ)能逆變器電壓逆控制方案實(shí)現(xiàn)

李春來，劉衛(wèi)亮，王印松，周洪波，林永君

(1. 青海省光伏發(fā)電并網(wǎng)技術(shù)重點(diǎn)實(shí)驗(yàn)室，青海西寧810008；2. 華北電力大學(xué) 控制與計(jì)算機(jī)工程學(xué)院，河北保定071003)

基于FPGA的微網(wǎng)儲(chǔ)能逆變器電壓逆控制方案實(shí)現(xiàn)

李春來1，劉衛(wèi)亮2，王印松2，周洪波2，林永君2

(1. 青海省光伏發(fā)電并網(wǎng)技術(shù)重點(diǎn)實(shí)驗(yàn)室，青海西寧810008；2. 華北電力大學(xué) 控制與計(jì)算機(jī)工程學(xué)院，河北保定071003)

微網(wǎng)處于孤島運(yùn)行狀態(tài)時(shí)，一般由儲(chǔ)能逆變器維持系統(tǒng)電壓的穩(wěn)定。由于微網(wǎng)容量較小，儲(chǔ)能水平和負(fù)載的變化容易惡化系統(tǒng)電壓的波形質(zhì)量。提出了一種基于人工神經(jīng)網(wǎng)絡(luò)的儲(chǔ)能逆變器電壓逆控制方案，為了保證控制的實(shí)時(shí)性，利用FPGA進(jìn)行了神經(jīng)網(wǎng)絡(luò)專用運(yùn)算器的設(shè)計(jì)，并對激勵(lì)函數(shù)與浮點(diǎn)數(shù)運(yùn)算的實(shí)現(xiàn)方案進(jìn)行了對比分析。仿真試驗(yàn)結(jié)果表明，所提出的實(shí)現(xiàn)方案具有良好的可行性和有效性。

儲(chǔ)能逆變器；微網(wǎng)；FPGA；逆控制

0 引言

隨著傳統(tǒng)化石能源的日益枯竭，由光伏發(fā)電、風(fēng)力發(fā)電等新能源發(fā)電結(jié)合蓄電池、超級電容等儲(chǔ)能單元構(gòu)成的微網(wǎng)成為了當(dāng)前的研究熱點(diǎn)[1,2]。微網(wǎng)可工作于并網(wǎng)模式與獨(dú)立運(yùn)行模式。并網(wǎng)模式下，大電網(wǎng)可為微網(wǎng)提供電壓支撐；獨(dú)立運(yùn)行模式下，則一般由儲(chǔ)能逆變器提供電壓支撐。由于微網(wǎng)容量較小，儲(chǔ)能水平和負(fù)載的變化容易惡化系統(tǒng)電壓的波形質(zhì)量，甚至導(dǎo)致系統(tǒng)電壓失穩(wěn)。隨著用戶對電能質(zhì)量要求的不斷提高，這一問題亟待解決。

常見的逆變器電壓控制方法包括單閉環(huán)控制、雙閉環(huán)控制、無差拍控制、重復(fù)控制等[3-5]。單閉環(huán)控制具有結(jié)構(gòu)簡單的特點(diǎn)，但是動(dòng)態(tài)響應(yīng)特性較差。雙閉環(huán)控制具有較快的動(dòng)態(tài)響應(yīng)特性，但是控制器參數(shù)不容易整定。無差拍控制與重復(fù)控制在理論上具有控制偏差小的優(yōu)點(diǎn)，但是對模型的依賴性較高。還有一些學(xué)者提出了基于上述方法的復(fù)合控制策略[6,7]。

逆系統(tǒng)方法是非線性系統(tǒng)控制理論的一次重要突破，具有物理概念清晰、簡單直觀的特點(diǎn)。然而，由于實(shí)際工程中被控對象往往難于或無法精確建模，加之逆系統(tǒng)的求解存在很大的困難，該方法的應(yīng)用受到較大限制。人工神經(jīng)網(wǎng)絡(luò)(Artifical Neural Network，ANN)作為典型的智能方法，對復(fù)雜非線性系統(tǒng)具有出色的逼近能力[8]。因此，將逆系統(tǒng)方法與人工神經(jīng)網(wǎng)絡(luò)結(jié)合，可充分發(fā)揮二者之長，構(gòu)成新穎的控制方法。

為了提高微網(wǎng)儲(chǔ)能逆變器輸出電壓的波形質(zhì)量，本文提出了一種基于人工神經(jīng)網(wǎng)絡(luò)的逆控制方案。由于儲(chǔ)能逆變器的PWM控制周期較短，一般僅為幾十個(gè)μs，常規(guī)的單片機(jī)控制器難以實(shí)時(shí)的完成神經(jīng)網(wǎng)絡(luò)的運(yùn)算?，F(xiàn)場可編程門陣列(Field Programmable Gate Arrays，F(xiàn)PGA)以并行運(yùn)算為主，與傳統(tǒng)的單片機(jī)、PC機(jī)相比具有運(yùn)算速度快的明顯特點(diǎn)。因此，本文利用FPGA設(shè)計(jì)了神經(jīng)網(wǎng)絡(luò)專用運(yùn)算器，并就激勵(lì)函數(shù)與浮點(diǎn)數(shù)的實(shí)現(xiàn)方案進(jìn)行了分析。仿真試驗(yàn)結(jié)果表明，所提出的控制方案具有良好的可行性和有效性。

1 人工神經(jīng)網(wǎng)絡(luò)原理及結(jié)構(gòu)

1.1 人工神經(jīng)網(wǎng)絡(luò)原理

人工神經(jīng)網(wǎng)絡(luò)是由大量神經(jīng)元廣泛互聯(lián)而成的網(wǎng)絡(luò)，反應(yīng)了人腦功能的基本特性。神經(jīng)元的結(jié)構(gòu)模型如圖1所示。由3種基本元素組成。

圖1 神經(jīng)元結(jié)構(gòu)模型

(1)突觸。每一個(gè)都由其權(quán)值或者強(qiáng)度作為特征，特別是連接到神經(jīng)元k的突觸j上的輸入信號xj被乘以k的突觸權(quán)重wkj。

(2)求和節(jié)點(diǎn)。對輸入信號進(jìn)行加權(quán)求和，并包括一個(gè)外部偏置，記為bk。

(3)激勵(lì)函數(shù)。實(shí)現(xiàn)對神經(jīng)元輸出幅值限制，將輸出信號限制在允許范圍內(nèi)。可以用如下一對方程描述一個(gè)神經(jīng)元k:

(1)

(2)

式中：x1，x2，…，xn為輸入信號；uk為求和節(jié)點(diǎn)的輸出；φ(·) 為激勵(lì)函數(shù)；yk為神經(jīng)元的輸出信號。

1.2 BP神經(jīng)網(wǎng)絡(luò)

BP神經(jīng)網(wǎng)絡(luò)是一種多層前饋神經(jīng)網(wǎng)絡(luò)，其主要特點(diǎn)是運(yùn)算時(shí)信號前向傳遞，訓(xùn)練時(shí)誤差反向傳播。在前向傳遞過程中，輸入信號從輸入層進(jìn)入，經(jīng)隱含層逐層處理，直至輸出層，每一層神經(jīng)元的輸出狀態(tài)僅影響下一層神經(jīng)元的輸出狀態(tài)。訓(xùn)練時(shí)，根據(jù)預(yù)測誤差的反向傳播調(diào)整網(wǎng)絡(luò)權(quán)值和閾值，以使得網(wǎng)絡(luò)輸出值逼近期望值。BP神經(jīng)網(wǎng)絡(luò)的結(jié)構(gòu)示意圖如圖2所示。

圖2 BP神經(jīng)網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)圖

2 儲(chǔ)能逆變器電壓逆控制方案

2.1 儲(chǔ)能逆變器拓?fù)浣Y(jié)構(gòu)

單相LCL型儲(chǔ)能逆變器拓?fù)浣Y(jié)構(gòu)如圖3所示，udc為儲(chǔ)能單元端口電壓；ui為逆變器輸出的PWM脈沖序列電壓；i1為逆變器輸出電流；uc為濾波電容電壓；ic為濾波電容電流；io為濾波電感L2上的電流(負(fù)載電流)；r為考慮各種阻尼因素的綜合等效電阻；uo為逆變器輸出電壓；Z為系統(tǒng)等效負(fù)載；理想功率開關(guān)器件IGBT模塊S1-S4組成逆變橋，采用單極性脈寬調(diào)制方式，d為PWM控制信號占空比。當(dāng)開關(guān)頻率足夠高時(shí)，依據(jù)平均狀態(tài)模型，有d=uiA/udc，其中，uiA為ui的平均值。

圖3 單相儲(chǔ)能逆變器拓?fù)浣Y(jié)構(gòu)

2.2 神經(jīng)網(wǎng)絡(luò)逆模型結(jié)構(gòu)

依據(jù)儲(chǔ)能逆變器工作原理，影響其輸出電壓uo的主要因素有儲(chǔ)能單元端口電壓udc、負(fù)載電流io、濾波電容電壓uc以及PWM控制信號占空比d，在建立逆模型時(shí)應(yīng)進(jìn)行考慮。對于第k個(gè)控制周期，記d(k)為該周期的PWM控制信號占空比，并在該周期即將結(jié)束時(shí)進(jìn)行udc，uc，io，uo的采樣，記為udc(k)，uc(k)，io(k)，uo(k)。為了更好的反映出系統(tǒng)的動(dòng)態(tài)特性，選取uo，io的當(dāng)前周期采樣值uo(k)，io(k)和前一周期的采樣值uo(k-1)，io(k-1)，udc，uc的前一周期采樣值udc(k-1)，uc(k-1)，以及前一周期的PWM控制信號占空比d(k-1)做為輸入，當(dāng)前周期的PWM控制信號占空比d(k)做為輸出，構(gòu)建一個(gè)包含7個(gè)輸入和1個(gè)輸出的BP網(wǎng)絡(luò)逆模型，如圖4所示，其中隱含層神經(jīng)元個(gè)數(shù)取為9個(gè)，隱含層神經(jīng)元激勵(lì)函數(shù)選用sigmoid函數(shù)，輸出層激勵(lì)函數(shù)采用purlin函數(shù)。

圖4 BP神經(jīng)網(wǎng)絡(luò)逆模型結(jié)構(gòu)

2.3 訓(xùn)練樣本收集

在所建立的10 kW逆變器仿真模型上，收集儲(chǔ)能單元端口電壓變化以及帶不同負(fù)載時(shí)的逆變器運(yùn)行數(shù)據(jù)。其中，對于儲(chǔ)能單元端口電壓，共選取6種不同水平(以20 V為間隔，最低340 V，最高440 V)，每一水平下，考慮系統(tǒng)帶線性和非線性負(fù)載以及負(fù)載切換時(shí)的43種工況，共有258種工況。為了保證樣本數(shù)據(jù)充分包含系統(tǒng)的動(dòng)、靜態(tài)信息，分別通過開環(huán)和單閉環(huán)兩種控制方式進(jìn)行樣本收集。開環(huán)控制方式下，選取不同幅值的正弦信號和常值信號，再疊加隨機(jī)信號后作為系統(tǒng)的PWM占空比信號，使其在[0,1]之間變化，采集系統(tǒng)的相關(guān)輸出；單閉環(huán)控制方式下，通過PI控制器計(jì)算PWM占空比信號，然后采集系統(tǒng)的相關(guān)輸出。對于每種工況，兩種方式下均設(shè)定逆變橋開關(guān)頻率為20 kHz，以50 μs為采樣周期進(jìn)行一個(gè)周波的樣本采集，所有工況共構(gòu)成206 400個(gè)樣本。均勻抽取其中的185 760個(gè)樣本做為逆模型訓(xùn)練樣本，剩余20 640個(gè)樣本做為逆模型精度檢驗(yàn)樣本。

2.4 電壓逆控制方案

(3)

但是這種控制策略過于依賴神經(jīng)網(wǎng)絡(luò)逆系統(tǒng)模型的精度。為了提高系統(tǒng)的魯棒性，將訓(xùn)練好的神經(jīng)網(wǎng)絡(luò)逆模型輸出作為前饋信號，與單閉環(huán)PI控制相結(jié)合，構(gòu)成一種新型電壓逆控制方法，如圖5所示。

圖5 新型電壓逆控制方法

3 儲(chǔ)能逆變器電壓逆控制系統(tǒng)實(shí)現(xiàn)

3.1 逆控制系統(tǒng)結(jié)構(gòu)

儲(chǔ)能逆變器電壓的神經(jīng)網(wǎng)絡(luò)逆控制系統(tǒng)主要由逆變電路、單片機(jī)和FPGA運(yùn)算單元3部分組成，如圖6所示。

3.2FPGA神經(jīng)網(wǎng)絡(luò)專用運(yùn)算器

BP神經(jīng)網(wǎng)絡(luò)結(jié)構(gòu)(如隱含層神經(jīng)元個(gè)數(shù))的確定以及權(quán)值、閾值的獲取是基于對大量訓(xùn)練樣本的學(xué)習(xí)。隨著樣本的不斷收集，應(yīng)對BP神經(jīng)網(wǎng)絡(luò)進(jìn)行重新訓(xùn)練，以提高逆模型精度?？紤]到每次新訓(xùn)練的網(wǎng)絡(luò)的結(jié)構(gòu)、權(quán)值、閾值有可能發(fā)生變化，本文所設(shè)計(jì)的神經(jīng)網(wǎng)絡(luò)運(yùn)算器采用模塊化的設(shè)計(jì)思想，其總體結(jié)構(gòu)如圖7所示，由6個(gè)模塊組成，分別為數(shù)據(jù)采集模塊、歸一化模塊、輸入矩陣運(yùn)算模塊、神經(jīng)元模塊、輸出矩陣運(yùn)算模塊和反歸一化模塊。

圖7 FPGA神經(jīng)網(wǎng)絡(luò)專用運(yùn)算器結(jié)構(gòu)圖

數(shù)據(jù)采集模塊以數(shù)據(jù)時(shí)鐘信號clk_data、讀入使能信號read_sn和10位A/D采集數(shù)據(jù)in[9∶0]作為輸入，以神經(jīng)網(wǎng)絡(luò)逆模型的7個(gè)輸入為輸出。當(dāng)讀入使能read_sn為高電平時(shí)讀入10位A/D采集數(shù)據(jù)in[9∶0]，每個(gè)數(shù)據(jù)時(shí)鐘周期讀取1次。讀取完畢后在下一個(gè)數(shù)據(jù)時(shí)鐘上升沿將7個(gè)讀入數(shù)據(jù)in0～9[9∶0]輸出；

歸一化模塊以數(shù)據(jù)采集模塊的7個(gè)輸出為輸入，將它們歸一化至[-8192，8191]之間，并在下一時(shí)鐘周期將7個(gè)歸一化數(shù)據(jù)輸出；

輸入矩陣運(yùn)算模塊中包含神經(jīng)網(wǎng)絡(luò)隱含層各神經(jīng)元權(quán)值、閾值信息的內(nèi)部矩陣，其作用是對輸入信號進(jìn)行加權(quán)求和。它以時(shí)鐘信號clk、矩陣選擇信號slc和7個(gè)歸一化數(shù)據(jù)為輸入，并將以矩陣運(yùn)算結(jié)果out[21∶0]輸出給各神經(jīng)元模塊。

神經(jīng)元模塊的作用是進(jìn)行隱含層激勵(lì)函數(shù)的計(jì)算，以時(shí)鐘信號clk和輸入矩陣運(yùn)算模塊運(yùn)算結(jié)果out[21∶0]為輸入，并將神經(jīng)元運(yùn)算結(jié)果y[17∶0]輸出給輸出矩陣運(yùn)算模塊。

輸出矩陣運(yùn)算模塊中包含神經(jīng)網(wǎng)絡(luò)輸出層神經(jīng)元的權(quán)值、閾值信息，作用是計(jì)算神經(jīng)元輸出信號。其以時(shí)鐘信號clk和神經(jīng)元模塊輸出信號y[17∶0]為輸入，并將運(yùn)算結(jié)果out1[25∶0]輸出給反歸一化模塊。

反歸一化模塊作用是將計(jì)算結(jié)果反歸一化到[0，8192]之間，其中0代表下一時(shí)刻占空比d1為0%，8192代表下一時(shí)刻占空比d1為100%。以時(shí)鐘信號clk和輸出矩陣運(yùn)算模塊輸出信號out1[25∶0]為輸入，以反歸一化運(yùn)算結(jié)果d[15∶0]為輸出。

3.3 神經(jīng)網(wǎng)絡(luò)激勵(lì)函數(shù)實(shí)現(xiàn)方案

激勵(lì)函數(shù)是決定人工神經(jīng)網(wǎng)絡(luò)整體性能的重要因素之一，本文選定Sigmoid函數(shù)作為神經(jīng)網(wǎng)絡(luò)逆模型的隱含層激勵(lì)函數(shù)。如何高精度地對其進(jìn)行實(shí)現(xiàn)對系統(tǒng)的控制品質(zhì)有著顯著影響。目前，激勵(lì)函數(shù)的實(shí)現(xiàn)方案主要有泰勒級數(shù)展開法和擬合逼近法兩種，下面對分別用它們實(shí)現(xiàn)Sigmoid函數(shù)并進(jìn)行對比分析。

3.3.1 泰勒級數(shù)展開法

Sigmoid激勵(lì)函數(shù)的表達(dá)式為

(4)

用泰勒級數(shù)展開ex得

(5)

取N=9，即將ex函數(shù)展開到九階，通過MATLAB計(jì)算Sigmoid函數(shù)近似值的絕對誤差，如圖8所示。

圖8 Sigmoid函數(shù)九階展開誤差圖

可知，對Sigmoid函數(shù)進(jìn)行泰勒九階展開近似時(shí)，在[-10，10]之間最大絕對誤差在2.49×10-4左右，基本滿足精度要求。

3.3.2 最小二乘擬合逼近法

利用最小二乘法以多項(xiàng)式、指數(shù)函數(shù)、三角函數(shù)等作為基函數(shù)實(shí)現(xiàn)曲線擬合，工程上較為常見。考慮到采用FPGA實(shí)現(xiàn)上述基函數(shù)需要消耗大量的邏輯和較長的計(jì)算時(shí)間，本文采用一次函數(shù)做為基函數(shù)，對Sigmoid函數(shù)進(jìn)行最小二乘分段擬合，共將整個(gè)區(qū)間分為1 280段，將擬合所得的每個(gè)分段的斜率、截距數(shù)據(jù)存儲(chǔ)在ROM表中以備調(diào)用，以降低每個(gè)周期的運(yùn)算次數(shù)，提高FPGA存數(shù)單元的利用率。通過MATLAB仿真計(jì)算Sigmoid函數(shù)分段線性逼近的絕對誤差，結(jié)果如圖9所示。

圖9 Sigmoid函數(shù)分段線性逼近誤差

可知，當(dāng)采用分段線性逼近Sigmoid函數(shù)時(shí)，在[-10，10]之間最大絕對誤差約為1.87×10-6，與采用泰勒級數(shù)九階展開相比誤差大大降低。

3.3.3 兩種實(shí)現(xiàn)方案對比

盡管近年來FPGA的成本不斷下降，但是高邏輯門的FPGA芯片依然價(jià)格昂貴，因此，在滿足神經(jīng)網(wǎng)絡(luò)逆模型運(yùn)算的實(shí)時(shí)性與準(zhǔn)確性要求的基礎(chǔ)上，盡可能地降低對邏輯門的消耗量顯得尤為重要。將泰勒級數(shù)九階展開法與最小二乘分段擬合法在運(yùn)算量方面進(jìn)行比較，結(jié)果如表1所示。

表1 兩種實(shí)現(xiàn)方案運(yùn)算次數(shù)比較

可知，最小二乘分段擬合法的所需乘法、加法和除法運(yùn)算次數(shù)均少于泰勒級數(shù)九階展開法，但是需要進(jìn)行兩次查表運(yùn)算。每次查表運(yùn)算需要一個(gè)機(jī)器周期，時(shí)間開銷與一次加法運(yùn)算相當(dāng)。另外，最小二乘分段擬合法需要占用一定的存儲(chǔ)空間，普通FPGA完全可以滿足。綜合考慮FPGA 運(yùn)算能力、運(yùn)算次數(shù)、邏輯門和內(nèi)存使用效率以及計(jì)算精度，選擇最小二乘分段擬合法作為最終實(shí)現(xiàn)方案。

3.4 浮點(diǎn)運(yùn)算實(shí)現(xiàn)方案

目前只有個(gè)別的高端FPGA通過內(nèi)嵌ARM或浮點(diǎn)數(shù)運(yùn)算內(nèi)核能夠進(jìn)行浮點(diǎn)數(shù)運(yùn)算，對于大多數(shù)中低端FPGA而言，浮點(diǎn)數(shù)運(yùn)算都需要轉(zhuǎn)化成整型運(yùn)算，常見的有兩種實(shí)現(xiàn)方案，一是將浮點(diǎn)數(shù)轉(zhuǎn)化為一定位數(shù)的定點(diǎn)數(shù)，二是向右移位進(jìn)行放大取整。對于定點(diǎn)數(shù)實(shí)現(xiàn)方案，工程上一般采用16位或32位定點(diǎn)數(shù)來表示浮點(diǎn)數(shù)。對于16位定點(diǎn)數(shù)，D15表示符號位，D14～D10表示整數(shù)位，D9～D0表示小數(shù)位，其表示的數(shù)據(jù)范圍為-32.000～31.999，計(jì)算精度約為0.000 98。對儲(chǔ)能逆變器電壓逆控制模型進(jìn)行多次訓(xùn)練，結(jié)果表明模型的權(quán)值、閾值的數(shù)據(jù)范圍在-50～50之間，數(shù)據(jù)精度要求為0.000 1。若采用16位定點(diǎn)數(shù)的數(shù)據(jù)格式則無法滿足數(shù)據(jù)范圍要求和精度要求，若改用32位定點(diǎn)數(shù)，則會(huì)造成邏輯資源的大量浪費(fèi)，并且定點(diǎn)數(shù)運(yùn)算器與整型數(shù)運(yùn)算器相比設(shè)計(jì)難度和邏輯消耗量都要大得多，因此本文采用向右移位再進(jìn)行放大取整的實(shí)現(xiàn)方案。

該方案首先將原有的浮點(diǎn)型數(shù)據(jù)放大固定的倍數(shù)，然后取整并舍棄高位0得到近似的整型數(shù)據(jù)。為進(jìn)一步降低邏輯資源的消耗量，本文將該整型數(shù)據(jù)定義為非固定位數(shù)整型數(shù)據(jù)，可根據(jù)每步運(yùn)算的實(shí)際需求來定義整型數(shù)據(jù)的位數(shù)。該方案不僅能夠降低邏輯資源的消耗量，而且將原有的浮點(diǎn)數(shù)定點(diǎn)數(shù)運(yùn)算器轉(zhuǎn)換為整型運(yùn)算器，可降低設(shè)計(jì)難度。經(jīng)過驗(yàn)證，將原有的數(shù)據(jù)擴(kuò)大8 192倍，即將原有定點(diǎn)數(shù)向右移13位，其計(jì)算精度約為0.000 12，可滿足逆模型的精度要求。

4 神經(jīng)網(wǎng)絡(luò)逆模型的FPGA仿真驗(yàn)證

基于以上設(shè)計(jì)方案，在Quartus ii環(huán)境中應(yīng)用Verilog HDL硬件描述語言建立了儲(chǔ)能逆變器的神經(jīng)網(wǎng)絡(luò)逆模型，并利用Modelsim-altera仿真軟件對其基礎(chǔ)功能及運(yùn)算的快速性進(jìn)行仿真驗(yàn)證。實(shí)驗(yàn)選用的FPGA型號為EP4CE115F，屬于ALTERA系列FPGA的一款中端產(chǎn)品，晶振為50 MHz，共有邏輯門114 480個(gè)和3.9 M的存儲(chǔ)空間，以及529個(gè)I/O口。

神經(jīng)網(wǎng)絡(luò)逆模型運(yùn)算時(shí)序如圖10所示，可知在每個(gè)時(shí)鐘上升沿采集一個(gè)數(shù)據(jù)，7組數(shù)據(jù)采集時(shí)間為7個(gè)時(shí)鐘周期，延遲1個(gè)時(shí)鐘周期后得到輸入矩陣運(yùn)算結(jié)果，然后在下一個(gè)時(shí)鐘周期得到神經(jīng)網(wǎng)絡(luò)模型的計(jì)算結(jié)果，即占空比，整個(gè)計(jì)算過程共需10個(gè)時(shí)鐘周期，每個(gè)時(shí)鐘周期為20 ns，故整個(gè)計(jì)算過程共需200 ns，遠(yuǎn)低于儲(chǔ)能逆變器的控制周期50 μs。

圖10 神經(jīng)網(wǎng)絡(luò)逆模型運(yùn)算時(shí)序示意圖

為了驗(yàn)證FPGA對逆模型的計(jì)算精度，以訓(xùn)練樣本作為驗(yàn)證數(shù)據(jù)，就其計(jì)算結(jié)果與Matlab的計(jì)算結(jié)果進(jìn)行比較，如圖11所示，可知兩者的計(jì)算結(jié)果十分接近。FPGA計(jì)算結(jié)果的誤差曲線如圖12所示，在大多數(shù)情況下絕對誤差小于0.005，最大絕對誤差不超過0.02，完全滿足儲(chǔ)能逆變器逆模型的計(jì)算精度要求。

圖11 FPGA與Matlab計(jì)算結(jié)果對比圖

圖12 FPGA計(jì)算誤差

在Quartus ii環(huán)境中對逆模型進(jìn)行編譯，結(jié)果為：整個(gè)逆模型共消耗邏輯門37 674個(gè)，占總邏輯門的33%；使用I/O口28個(gè)，占總I/O口的5%；占用內(nèi)存518.6 Kb，占總內(nèi)存的13%，EP4CE115F型FPGA的資源完全可以滿足逆模型運(yùn)算需求。

5 結(jié)論

本文提出了一種基于神經(jīng)網(wǎng)絡(luò)的儲(chǔ)能逆變器電壓逆控制方案。為了保證實(shí)時(shí)性，利用FPGA技術(shù)進(jìn)行了神經(jīng)網(wǎng)絡(luò)專用運(yùn)算器的設(shè)計(jì)。仿真結(jié)果表明，該方案具有運(yùn)算速度快，所需邏輯門少，計(jì)算精度高的特點(diǎn)。因此具有較高的實(shí)用性。本文的下一步工作是在硬件平臺上對該方案開展進(jìn)一步的驗(yàn)證和完善。

[1] 楊新法,蘇劍,呂志鵬，等. 微電網(wǎng)技術(shù)綜述[J].中國電機(jī)工程學(xué)報(bào)，2014，34(1)：57-70.

[2] 翟云峰,易國偉,王亦,等. 基于改進(jìn)帝國競爭算法的微網(wǎng)動(dòng)態(tài)經(jīng)濟(jì)調(diào)度[J]. 電力科學(xué)與工程,2015,31(5):34-41.

[3] 何耀華,湯雨,董仙美. 寬輸入逆變器重復(fù)控制方法研究[J]. 中國電機(jī)工程學(xué)報(bào),2015,35(23):6135-6142.

[4] 周娟,秦靜,王子績,等. 內(nèi)置重復(fù)控制器無差拍控制在有源濾波器中的應(yīng)用[J]. 電工技術(shù)學(xué)報(bào),2013,28(2):233-238.

[5] 王恒利,付立軍,肖飛,等. 三相逆變器不平衡負(fù)載條件下雙環(huán)控制策略[J]. 電網(wǎng)技術(shù),2013,37(2):398-404.

[6] 夏鯤,葛越,曾彥能,等. 電壓源型逆變器改進(jìn)無差拍控制策略仿真研究[J]. 系統(tǒng)仿真學(xué)報(bào),2015,27(1):125-132.

[7] 鄧宇恩,粟時(shí)平,劉桂英, 等. 三相LCL光伏并網(wǎng)逆變器的準(zhǔn)比例諧振重復(fù)控制研究[J]. 電力科學(xué)與工程,2015,31(10): 33-39.

[8] 戴先中,陳珩,何丹, 等．神經(jīng)網(wǎng)絡(luò)逆系統(tǒng)及其在電力系統(tǒng)控制中的應(yīng)用[J]. 電力系統(tǒng)自動(dòng)化,2001,25(3): 11-17.

《電力科學(xué)與工程》

歡迎投稿,歡迎刊登廣告

E-mail:dlkxygc@163.com

Implementation of Inverse Control Scheme for Energy Storage Inverter Voltage in Micro-grid Based on FPGA

LI Chunlai1, LIU Weiliang2, WANG Yinsong2, ZHOU Hongbo2, LIN Yongjun2

(1. Key Laboratory of Grid-Connected Photovoltaic Technology of Electric Power Research Institute of Qinghai Power Grid Corporation, Xining 810008, China; 2. School of Control and Computer Engineering,North China Electric Power University, Baoding 071003, China)

When the micro-grid works in the state of isolated operation mode, the voltage stability is maintained by the energy storage inverter. Due to the small capacity of the micro-grid, energy storage level change and load variation could easily cause the waveform deterioration of the system voltage. In order to solve this problem, a new inverter voltage inverse control scheme based on neural network is proposed in this paper. In order to guarantee the real-time performance of the control system, a special arithmetic unit of neural network is designed using FPGA, and the implementation schemes of the excitation function and float point operation are analyzed. Simulation results show that the proposed scheme is feasible and effective.

energy storage inverter; micro-grid; FPGA; inverse control

2015-11-17。

國家電網(wǎng)公司科技項(xiàng)目(2014-Z-Y34A)；中央高校基本科研業(yè)務(wù)費(fèi)專項(xiàng)資金(2015ZD17)。

李春來(1980-)，男，高級工程師，主要研究方向?yàn)樾履茉醇夹g(shù)，通訊作者：劉衛(wèi)亮(1983-)，男，講師，主要研究方向?yàn)樾履茉窗l(fā)電與微電網(wǎng)控制，Email：lwlfengzhiying@163.com。

TM851

A

10.3969/j.issn.1672-0792.2016.02.008