從表決器設(shè)計看組合邏輯電路設(shè)計方法

馬惠蘭（西北民族大學(xué)電氣工程學(xué)院，蘭州，730030）

?

從表決器設(shè)計看組合邏輯電路設(shè)計方法

馬惠蘭
（西北民族大學(xué)電氣工程學(xué)院，蘭州，730030）

摘要：組合邏輯電路是數(shù)字電路很重要的組成部分，其設(shè)計方法的掌握程度直接關(guān)系到數(shù)字系統(tǒng)的設(shè)計能力。本文通過三個實驗，采用不同的方法設(shè)計了四變量多數(shù)表決器，并驗證了其邏輯功能，進(jìn)一步對組合邏輯電路的設(shè)計方法進(jìn)行了分析總結(jié)，表現(xiàn)了數(shù)字電路設(shè)計的靈活性，鍛煉了學(xué)生的動手能力。

關(guān)鍵詞：表決器；組合邏輯電路；設(shè)計方法

0　引言

數(shù)字電路根據(jù)邏輯功能不同，分為組合邏輯電路和時序邏輯電路兩大類。而組合邏輯電路的分析和設(shè)計還是時序邏輯電路分析和設(shè)計的基礎(chǔ)，特別是設(shè)計方法。所以，熟練掌握組合邏輯電路的設(shè)計方法對于學(xué)習(xí)時序邏輯電路乃至數(shù)字系統(tǒng)的設(shè)計顯得尤為重要。以四變量多數(shù)表決器為例，分別采用門電路、譯碼器和數(shù)據(jù)選擇器進(jìn)行設(shè)計，并在實驗箱上進(jìn)行邏輯功能驗證。

1　四變量多數(shù)表決器設(shè)計要求

四變量多數(shù)表決器的設(shè)計要求是：當(dāng)輸入變量A、B、C、D有3個或3個以上為1時輸出為1，輸入為其他狀態(tài)時輸出為0。

設(shè)四變量多數(shù)表決器邏輯函數(shù)為Y，列出其真值表如表1所示。

由真值表得到函數(shù)Y的邏輯表達(dá)式為：

2　四變量多數(shù)表決器設(shè)計方法

2.1用與非門設(shè)計

用與非門設(shè)計組合邏輯電路，需要把邏輯函數(shù)轉(zhuǎn)換成與非—與非式。上述四變量多數(shù)表決器邏輯函數(shù)Y利用卡諾圖化簡，形式轉(zhuǎn)換得到：

選擇2-4輸入與非門74LS20，設(shè)計的四變量多數(shù)表決器邏輯圖如圖1 所示。

表1　四變量多數(shù)表決器的真值表

圖1　用與非門設(shè)計的四變量多數(shù)表決器邏輯圖

2.2用譯碼器設(shè)計

可見，用具有n位輸入變量的二進(jìn)制譯碼器可以實現(xiàn)最多n個變量的邏輯函數(shù)。如果譯碼器的輸出函數(shù)是低有效，則可以用與非門和譯碼器設(shè)計邏輯函數(shù)，與非門的輸入變量是要產(chǎn)生邏輯函數(shù)最小項之和表達(dá)式中對應(yīng)的。如果譯碼器的輸出函數(shù)是高有效，即，則可以用譯碼器的代替組合邏輯函數(shù)表達(dá)式中相應(yīng)的，可以用或門和譯碼器設(shè)計邏輯函數(shù)，或門的輸入變量是要產(chǎn)生邏輯函數(shù)最小項之和表達(dá)式中對應(yīng)的。

2.3用數(shù)據(jù)選擇器設(shè)計

圖2　用譯碼器設(shè)計的四變量多數(shù)表決器邏輯圖

圖3　用數(shù)據(jù)選擇器設(shè)計的四變量多數(shù)表決器邏輯圖

可見，用具有n位地址輸入的數(shù)據(jù)選擇器，可以產(chǎn)生任何形式最多有個輸入變量的組合邏輯函數(shù)，其中n個變量由數(shù)據(jù)選擇器的n位地址輸入變量實現(xiàn)，第個變量由數(shù)據(jù)選擇器的個數(shù)據(jù)輸入變量產(chǎn)生，他們?yōu)榈趥€變量的原變量、反變量、0或1。

4　結(jié)論

本文通過四變量多數(shù)表決器的三種設(shè)計，并進(jìn)行了功能驗證，詳細(xì)介紹和總結(jié)了用門電路、譯碼器和數(shù)據(jù)選擇器設(shè)計組合邏輯函數(shù)的方法和技巧，也用實驗證明了組合邏輯函數(shù)的邏輯表達(dá)式不唯一、邏輯圖不唯一，而其邏輯真值表唯一，其邏輯功能完全相同。組合邏輯電路的設(shè)計非常靈活，實際中到底采用哪一種方法進(jìn)行組合邏輯電路的設(shè)計，還取決于設(shè)計要求和器件的資源情況。

參考文獻(xiàn)

[1] 閻石. 數(shù)字電子技術(shù)基礎(chǔ)-5版[M]. 北京：高等教育出版社，2006

[2] 房國志. 數(shù)字電子技術(shù)實驗教程[M]. 哈爾濱：哈爾濱工業(yè)大學(xué)出版社，2013

馬惠蘭（1969—），女，甘肅康樂人，本科，副教授，西北民族大學(xué)電氣工程學(xué)院，主要研究方向為嵌入式系統(tǒng)及應(yīng)用。

Design Method of Combinational Logic Circuit from the View of the Voting Machine Design

Ma Huilan
（College of Electrical and Engineering， Northwest University For Nationalities， Lanzhou 730030）

Abstract：The combinational logic circuits is very important part of the digital circuit，design method for the master degree directly related to digital system design capacity.In this paper，by three experiments，use different method to design the four variables majority voter，and verify its logic function，further of combinational logic circuit design methods are analyzed and summarized， showing the flexibility of digital circuit design，exercise the students' practical ability.

Keywords：voting machine;combinational logic circuit;design method

作者簡介

課題：西北民族大學(xué)2013年教育教學(xué)改革項目，項目編號：13JG-1670665120。